一种铝电解槽控制机多路数据采集板及多路数据采集方法与流程

本发明涉及电解铝技术领域，特别是涉及一种铝电解槽控制机多路数据采集板及多路数据采集方法。

背景技术：

铝电解槽控制机(以下简称：槽控机)电路属于专用的比较封闭的系统，负责采集铝电解槽(电解铝行业专属设备)的各种数据和控制电解槽工作状态。随着新的电解工艺发展要求，需要更多的传感器以采集铝电解过程的更多数据。从而在旧的电解槽技术改造过程中，需要增加多路模拟量数据到槽控机系统，而原有的槽控机备用输入接口极为有限，原有输入接口的数据接收速度达不到实时控制要求，无法满足日益增加的铝电解过程采集数据传输量的需求。

技术实现要素：

本发明的目的是提供一种铝电解槽控制机多路数据采集板及多路数据采集方法，以解决现有槽控机输入接口的数据接收速度达不到实时控制要求、数据传输效率低的问题。

为实现上述目的，本发明提供了如下方案：

一种铝电解槽控制机多路数据采集板，所述多路数据采集板设置在铝电解槽和铝电解槽控制机之间；所述多路数据采集板的输入端连接所述铝电解槽上安装的多个传感器；所述多路数据采集板的输出端连接所述铝电解槽控制机；所述多路数据采集板用于将多个所述传感器采集的数据传输至所述铝电解槽控制机。

可选的，所述多路数据采集板包括pc104总线排针座j1、地址比较芯片u1、第二芯片u2、第三芯片u3、第四芯片u4、第五芯片u5、第六芯片u6、第七芯片u7、第八芯片u8、第九芯片u9、第十芯片u10、第一静态存储器u11、第二静态存储器u12、多路ad采集芯片u13和处理器u14；

其中所述多路ad采集芯片u13的输入端分别与多个所述传感器连接，所述多路ad采集芯片u13的输出端与所述处理器u14的输入端连接；所述处理器u14的输出端分别连接所述第七芯片u7的输入端、所述第八芯片u8的输入端、所述第九芯片u9的输入端以及所述第十芯片u10的输入端；所述第一静态存储器u11的输入端分别连接所述第四芯片u4的输出端、所述第八芯片u8的输出端以及所述第九芯片u9的输出端；所述第一静态存储器u11的输出端连接所述第五芯片u5的输入端；

所述第二静态存储器u12的输入端分别连接所述第三芯片u3的输出端、所述第七芯片u7的输出端以及所述第十芯片u10的输出端；所述第二静态存储器u12的输出端连接所述第六芯片u6的输入端；

所述铝电解槽控制机的地址总线通过所述pc104总线排针座j1分别连接所述地址比较芯片u1的输入端、所述第三芯片u3的输入端以及所述第四芯片u4的输入端；所述第二芯片u2的输入端分别连接所述地址比较芯片u1的输出端、所述第五芯片u5的输出端以及所述第六芯片u6的输出端；所述第二芯片u2的输出端通过所述pc104总线排针座j1连接所述铝电解槽控制机的数据总线。

可选的，所述地址比较芯片u1型号为74hc688。

可选的，所述第二芯片u2、所述第三芯片u3、所述第四芯片u4、所述第五芯片u5、所述第六芯片u6、所述第七芯片u7、所述第八芯片u8、所述第九芯片u9以及所述第十芯片u10均采用高速8线3态总线输入输出芯片sn54lvth245a。

可选的，所述第一静态存储器u11和所述第二静态存储器u12均采用静态随机存取存储器cy62138e。

可选的，所述处理器u14采用lpc1754型微控制器。

一种铝电解槽控制机多路数据采集方法，所述多路数据采集方法应用于所述多路数据采集板；所述多路数据采集方法包括：

所述铝电解槽上安装的多个传感器采集铝电解槽工作过程中的多路数据；

在数据写入阶段，所述多路数据采集板将所述多路数据分时写入所述多路数据采集板内的静态存储器中，所述铝电解槽控制机从所述多路数据采集板的静态存储器中读取所述多路数据；

在无数据写入阶段，所述铝电解槽控制机从所述多路数据采集板的静态存储器中读取所述多路数据。

可选的，所述在无数据写入阶段，所述铝电解槽控制机从所述多路数据采集板的静态存储器中读取所述多路数据，具体包括：

所述铝电解槽控制机通过地址总线发出读取采集板指令至地址比较芯片u1；

所述地址比较芯片u1发出打开第二芯片u2的指令；处理器u14控制第三芯片u3、第四芯片u4、第五芯片u5以及第六芯片u6打开，控制第七芯片u7、第八芯片u8、第九芯片u9以及第十芯片u10高阻态关断；

第一静态存储器u11和第二静态存储器u12中存储的数据分别通过打开的所述第五芯片u5和所述第六芯片u6，再通过所述第二芯片u2以及所述铝电解槽控制机的数据总线传入所述铝电解槽控制机中。

可选的，所述在数据写入阶段，所述多路数据采集板将所述多路数据分时写入所述多路数据采集板内的静态存储器中，所述铝电解槽控制机从所述多路数据采集板的静态存储器中读取所述多路数据，具体包括：

所述铝电解槽控制机未通过地址总线发出读取采集板指令至地址比较芯片u1时，所述第二芯片u2常态关断；

在所述第二静态存储器u12的输入写入阶段，所述处理器u14控制关断第三芯片u3和第六芯片u6，开启第七芯片u7和第十芯片u10；所述第四芯片u4和所述第五芯片u5保持开通，所述第八芯片u8和所述第九芯片u9保持关断；所述铝电解槽控制机依次通过所述第四芯片u4、所述第五芯片u5以及所述第二芯片u2读取所述第一静态存储器u11内存储的多路数据；所述处理器u14分别通过所述第七芯片u7和所述第十芯片u10向所述第二静态存储器u12写数据；

在所述第二静态存储器u12写入完成后，所述处理器u14控制关断第四芯片u4、第五芯片u5、第七芯片u7、第十芯片u10，开启第三芯片u3、第六芯片u6、第八芯片u8、第九芯片u9；所述铝电解槽控制机依次通过所述第三芯片u3、所述第六芯片u6以及所述第二芯片u2读取所述第二静态存储器u12内存储的多路数据；所述处理器u14分别通过所述第八芯片u8和所述第九芯片u9向所述第一静态存储器u11写数据。

可选的，在所述第一静态存储器u11写入完成后，所述处理器u14控制关断所述第七芯片u7、所述第八芯片u8、所述第九芯片u9、所述第十芯片u10，控制开通所述第三芯片u3、所述第四芯片u4、所述第五芯片u5、所述第六芯片u6，进入所述无数据写入阶段，等待所述铝电解槽控制机发出读取采集板指令。

根据本发明提供的具体实施例，本发明公开了以下技术效果：

本发明提供一种铝电解槽控制机多路数据采集板及多路数据采集方法，通过在铝电解槽和铝电解槽控制机之间设置所述多路数据采集板，并在所述多路数据采集板中设置两块数据存储器，两块存储器执行分时读写操作，保证任意时刻至少存在一块存储器的读取通道对槽控机总线开放，不会造成槽控机在多路数据采集板进行数据刷新时读不到存储器内容，保证了槽控机在任何时刻访问相应的地址即能读取采集板上存储的数据，满足大量采集数据的传输量要求，同时提高了数据传输效率，满足了数据接收速度的实时控制要求。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据本发明提供的附图获得其他的附图。

图1为本发明提供的铝电解槽控制机与多路数据采集板的连接结构示意图；

图2为本发明提供的多路数据采集板的电路拓扑图；

图3为本发明提供的槽控机主cpu读取时序图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的目的是提供一种铝电解槽控制机多路数据采集板及多路数据采集方法，以解决现有槽控机输入接口的数据接收速度达不到实时控制要求、数据传输效率低的问题。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1为本发明提供的铝电解槽控制机与多路数据采集板的连接结构示意图。参见图1，本发明提供的所述多路数据采集板1(简称采集板)设置在铝电解槽2和铝电解槽控制机(简称槽控机)3之间。所述多路数据采集板1的输入端连接所述铝电解槽2上安装的多个传感器4；所述多路数据采集板1的输出端连接所述铝电解槽控制机3；所述多路数据采集板1用于将多个所述传感器4采集的数据传输至所述铝电解槽控制机3。

图2为本发明提供的多路数据采集板的电路拓扑图。参见图2，所述多路数据采集板包括pc104总线排针座j1、地址比较芯片u1、第二芯片u2、第三芯片u3、第四芯片u4、第五芯片u5、第六芯片u6、第七芯片u7、第八芯片u8、第九芯片u9、第十芯片u10、第一静态存储器u11、第二静态存储器u12、多路ad采集芯片u13和处理器u14。

其中所述多路ad采集芯片u13的输入端分别与多个所述传感器连接，所述多路ad采集芯片u13的输出端与所述处理器u14的输入端连接；所述处理器u14的输出端分别连接所述第七芯片u7的输入端、所述第八芯片u8的输入端、所述第九芯片u9的输入端以及所述第十芯片u10的输入端；所述第一静态存储器u11的输入端分别连接所述第四芯片u4的输出端、所述第八芯片u8的输出端以及所述第九芯片u9的输出端；所述第一静态存储器u11的输出端连接所述第五芯片u5的输入端；

所述第二静态存储器u12的输入端分别连接所述第三芯片u3的输出端、所述第七芯片u7的输出端以及所述第十芯片u10的输出端；所述第二静态存储器u12的输出端连接所述第六芯片u6的输入端；

所述铝电解槽控制机的地址总线通过所述pc104总线排针座j1分别连接所述地址比较芯片u1的输入端、所述第三芯片u3的输入端以及所述第四芯片u4的输入端；所述第二芯片u2的输入端分别连接所述地址比较芯片u1的输出端、所述第五芯片u5的输出端以及所述第六芯片u6的输出端；所述第二芯片u2的输出端通过所述pc104总线排针座j1连接所述铝电解槽控制机的数据总线。

其中，所述pc104总线排针座j1为总线元器件，是连接所述采集板1和所述槽控机3的数据排针。考虑到本领域槽控机通常采用pc104标准总线，因此本发明采用所述pc104总线排针座j1构成所述采集板1和所述槽控机3之间的pc104总线通道。在实际使用时，将带有标准pc104总线排针的所述pc104总线排针座j1插入所述槽控机3的pc104插槽中，即可与所述槽控机3的地址总线和数据总线相连通。

本发明的基础构思为：所述采集板1采集电解槽2上的模拟量数据，通过ad转换芯片u13变为数字信号，再通过pc104并行总线，与槽控机3进行数据对接传输。本发明在所述采集板1设计之初，要求所述槽控机3对所述多路数据采集板1拥有绝对主动访问权，保证槽控机3任何时刻访问相应的地址即能读取采集板1上的数据。因此整个工作期间，采集板1要求满足以下原则：

原则一：不能要求槽控机3延时等待。

原则二：不能在槽控机3读写总线上其它数据时干扰总线。

所述采集板1的核心功能为：由ad采集芯片u13将传感器模拟信号转化为数字信号，并送到采集板cpu(u14芯片)，采集板cpu负责将信号送到静态存储器(第一静态存储器u11和第二静态存储器u12)上，同时，静态存储器上的数据随时供pc104总线上槽控机3采集。

具体的，所述地址比较芯片u1型号为74hc688。所述地址比较芯片u1受原槽控机3控制，在槽控机3请求读取采集板1地址信号时，u1给予u2开通信号，数据能通过u2传送到总线，供原槽控机3读取；否则关断u2，使采集板1对总线呈高阻态，符合所述原则二的要求。

所述第二芯片u2、所述第三芯片u3、所述第四芯片u4、所述第五芯片u5、所述第六芯片u6、所述第七芯片u7、所述第八芯片u8、所述第九芯片u9以及所述第十芯片u10均采用高速8线3态总线输入输出芯片sn54lvth245a。所述芯片u2-u10的开关状态受采集板cpu(中央处理器)u14的i/o口控制，数据传输方向见图2箭头方向所示。

所述第一静态存储器u11和所述第二静态存储器u12均采用静态随机存取存储器(randomaccessmemory，ram)，型号cy62138e。存储器u11和u12定时接收处理器u14传来的数据，随时接收总线的读取。

所述处理器u14采用lpc1754型微控制器。所述处理器u14控制着芯片u2-u10的数据传输开闭状态和总线对u11、u12芯片的读写状态，同时接收多路ad采集芯片u13传来的数据，在固定的时间间隔将数据写入存储器u11和u12中。

图3为本发明提供的槽控机主cpu读取时序图。参见图3，本发明多路数据采集板1的工作过程如下：

芯片u3-u10的开闭状态受采集板上处理器u14的控制，存储器u11、u12的读写状态也受处理器u14控制。多路ad采集芯片u13的数据往处理器u14传输的过程受处理器u14控制，处理器u14的控制过程通过存储于cpu内部的软件实现。

第二芯片u2的开闭状态受总线比较器u1的控制：当槽控机3的主cpu发出读取采集板指令(读取板上地址)时，地址比较u1发出打开u2的指令，否则关断u2。

①无写入操作阶段：此时u3-u6打开，u7-u10高阻态关断，u11、u12上所有地址数据完全一致，槽控机3需要读取数据时，通过pc104总线的地址线上连接的u1选通u2，数据从u11、u12通过打开的u2、u5、u6传向总线。

②写入操作阶段：首先，关断u3、u6，开启u7、u10，(此时总线如有读操作，由于u4、u5保持开通，u8、u9保持关断，所以读出的是u11上的有效数据)通过u14向u12写数据；写完后，再关断u7、u10，开启u3、u6的同时，关断u4、u5，开启u8、u9(此时槽控机总线如有读操作，由于u3、u6保持开通，u7、u10保持关断，所以读出的是u12上的有效数据)，将原来写向u12的数据原封不动再向u11写一遍，保证u11、u12上数据一致。然后关断u7、u8、u9、u10；同时开通u3、u4、u5、u6，进入①无写入操作阶段，等待总线上槽控机读取指令，参见图3时序图。

根据多路数据采集板1的工作过程可知，本发明采集板电路具有类似于双端口静态存储器的功能。本发明与双端口静态存储器的最大的区别在于，双端口静态存储器可能会对访问总线的主机发出忙(busy)信号，造成主机访问等待时间延长，不符合所述原则一的要求；而本发明采集板电路不存在忙(busy)信号，保证槽控机3随时读取数据，符合所述原则一的要求。

本发明采集板1的电路拓扑设计围绕静态存储器的读写时序进行，采集板1电路设计要求槽控机3可以在任意时刻对采集板1上的静态存储器(u11或u12)进行读取，但任何存储器上数据存储和读取(以下称写、读)是不可能同时进行的，意味着在读数据的时候不能同时写数据，在写数据的时候不能同时读数据，而采集板上的ad采集芯片每秒要向静态存储器写入200次以上的数据，这就导致了在对存储器写入数据的时候，如果槽控机需要突发读取采集板上的静态存储器，必然会造成读取延时/读取失败/得到错误的数据，这是不允许的。

针对这个问题，本发明多路数据采集板1通过两块存储器ram1和ram2(即u11和u12)的分时读写操作避免槽控机的延时读取，主要包括：

a、在ad采集芯片u13没有数据写入存储器时，这两块存储器读通道逻辑上并联挂在总线上(写通道关断)，同时向总线提供数据，由于两块存储器的内容完全一样，所以总线上的数据没有冲突，槽控机3可正常读取。

b、在ad采集芯片u13需要向存储器写入数据时，采用分时写入的方式，就是先关闭存储器2(u12)的读通道(存储器1u11的读通道保持打开)，打开存储器2的写通道，然后对存储器2写入数据data；存储器2写入结束后，关闭存储器2的写入通道，打开存储器2的读取通道，同时关闭存储器1的读取通道，打开存储器1的写入通道，将数据data原封不动写入存储器1，写完后，关闭存储器1写通道，打开存储器1读通道，回到a状态，两块存储器内容完全一样。

根据以上步骤可见，本发明采集板在分别写入两块存储器的过程中，任意时刻可以保持至少一块存储器的读取通道对槽控机总线开放，所以不会造成槽控机在采集板数据刷新时读不到存储器内容。其中提到的数据data是同一个数据，各存储器读、写通道的开启或关闭由采集板的cpu芯片u14控制。

基于本发明的多录数据采集板，本发明还提供一种铝电解槽控制机多路数据采集方法，所述多路数据采集方法应用于所述多路数据采集板1；所述多路数据采集方法包括：

所述铝电解槽2上安装的多个传感器4采集铝电解槽2工作过程中的多路数据；

在数据写入阶段，所述多路数据采集板1将所述多路数据分时写入所述多路数据采集板内的静态存储器中，所述铝电解槽控制机3从所述多路数据采集板的静态存储器中读取所述多路数据；

在无数据写入阶段，所述铝电解槽控制机3从所述多路数据采集板1的静态存储器中读取所述多路数据。

其中，所述在无数据写入阶段，所述铝电解槽控制机从所述多路数据采集板的静态存储器中读取所述多路数据，具体包括：

所述铝电解槽控制机通过地址总线发出读取采集板指令至地址比较芯片u1；

所述地址比较芯片u1发出打开第二芯片u2的指令；处理器u14控制第三芯片u3、第四芯片u4、第五芯片u5以及第六芯片u6打开，控制第七芯片u7、第八芯片u8、第九芯片u9以及第十芯片u10高阻态关断；

第一静态存储器u11和第二静态存储器u12中存储的数据分别通过打开的所述第五芯片u5和所述第六芯片u6，再通过所述第二芯片u2以及所述铝电解槽控制机的数据总线传入所述铝电解槽控制机中。

所述在数据写入阶段，所述多路数据采集板将所述多路数据分时写入所述多路数据采集板内的静态存储器中，所述铝电解槽控制机从所述多路数据采集板的静态存储器中读取所述多路数据，具体包括：

所述铝电解槽控制机未通过地址总线发出读取采集板指令至地址比较芯片u1时，所述第二芯片u2常态关断；

在所述第二静态存储器u12的输入写入阶段，所述处理器u14控制关断第三芯片u3和第六芯片u6，开启第七芯片u7和第十芯片u10；所述第四芯片u4和所述第五芯片u5保持开通，所述第八芯片u8和所述第九芯片u9保持关断；所述铝电解槽控制机依次通过所述第四芯片u4、所述第五芯片u5以及所述第二芯片u2读取所述第一静态存储器u11内存储的多路数据；所述处理器u14分别通过所述第七芯片u7和所述第十芯片u10向所述第二静态存储器u12写数据；

在所述第二静态存储器u12写入完成后，所述处理器u14控制关断第四芯片u4、第五芯片u5、第七芯片u7、第十芯片u10，开启第三芯片u3、第六芯片u6、第八芯片u8、第九芯片u9；所述铝电解槽控制机依次通过所述第三芯片u3、所述第六芯片u6以及所述第二芯片u2读取所述第二静态存储器u12内存储的多路数据；所述处理器u14分别通过所述第八芯片u8和所述第九芯片u9向所述第一静态存储器u11写数据。

在所述第一静态存储器u11写入完成后，所述处理器u14控制关断所述第七芯片u7、所述第八芯片u8、所述第九芯片u9、所述第十芯片u10，控制开通所述第三芯片u3、所述第四芯片u4、所述第五芯片u5、所述第六芯片u6，进入所述无数据写入阶段，等待所述铝电解槽控制机发出读取采集板指令。

为了验证本发明多路数据采集板及多路数据采集方法的效果，将本发明多路数据采集板在贵阳铝镁设计研究院的pc104总线槽控机上进行了安装，贵阳铝镁设计研究院的槽控机对外接口仅有一个rs232接头，其数据接收速度达不到实时控制要求。将本发明采集板安装在槽控机和电解槽之间后，相当于在原槽控机上增加了8路16bit的模拟量输入。在实际使用过程中，经多个项目测试均取得了很好的数据传输效果，本发明采集板与贵阳铝镁设计研究院的pc104总线槽控机完成了数据安全对接，扩展了8路以上的16bit模拟量数据输入，实时数据传输完全满足控制需要，提高了多路数据传输效率及质量，并且采集板的安装对原槽控机无任何不利的影响。并且由于两块存储器采用分时读写操作，保证了原槽控机对采集板拥有绝对主动权，随时访问相应的总线地址即能读取采集板上数据，采集板没有时间延迟等干扰原槽控机的副作用。

以上所述仅为本发明较佳的具体实施例，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应该涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的装置及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。