用于线性调节器的涌流保护的制作方法

相关申请的交叉引用

本申请根据35u.s.c.119(b)要求对2018年8月24日提交的标题为“in-rushcurrentprotectionforlinearregulators”的共同未决且共有的印度专利申请no.201841031723的优先权，其全部内容通过引用并入本文中。

本实施例一般涉及线性调节器，并且具体地涉及用于线性调节器的涌流保护(in-rushcurrentprotection)。

背景技术：

线性调节器可以配置成接收输入电压并且产生相对稳定的输出电压，该相对稳定的输出电压抵抗输入电压中的纹波或其它小的电压变化。例如，线性调节器可通过响应于流过耦合到其输出的负载元件的电流的量的改变而变化其有效电阻(例如，对应于导通元件的电阻)而维持输出电压。因此，线性调节器的输出电压应低于输入电压达至少饱和或过驱动电压以使导通元件维持在饱和中。然而，在一些情况下，导通元件可能不保持在饱和中，这可将输出电压推到更接近输入电压。输出电压和输入电压之间的最小电压差被称为“压差电压(dropoutvoltage)”。低压差(ldo)调节器是具有非常小的压差电压(例如，<2v)的线性调节器。ldo调节器通常用于在低电压微处理器或其它集成电路(ic)设备内产生电源电压。

具有非常低的压差电压、高负载电流和高外部电容的ldo调节器倾向于在上电或初始化期间汲取大量的涌流。在一些情况下，涌流的足够大的浪涌可以使ldo调节器在其上操作的电源电网的接线崩溃或燃烧，从而导致对设备的永久损坏。因此，在对ldo调节器通电时控制涌流的流动可能是可期望的。

技术实现要素：

提供本发明内容以便以简化的形式介绍在以下具体实施方式中所进一步描述的概念的选择。本发明内容不旨在标识权利要求主题的关键特征或必要特征，也不旨在限制所要求保护的主题的范围。

公开了一种包括导通元件、误差放大器和涌流保护(icp)电路的线性电压调节器。导通元件配置成基于接收的输入电压来产生跨电容器的输出电压。误差放大器配置成至少部分基于输出电压和参考电压来输出控制电压。控制电压用于控制通过导通元件的输出电流的流动。icp电路耦合到导通元件和误差放大器，并且配置成在将电容器从放电状态充电到输出电压的同时维持输出电流低于阈值电平。例如，icp电路可以配置成在对线性电压调节器通电时对电容器充电。

在一些实施方式中，icp电路可包括预充电电路，所述预充电电路配置成将电容器充电到第一阈值电压，同时防止导通元件将输出电流提供到电容器。例如，预充电电路可包括切换电路和晶体管，所述切换电路配置成选择性地抑制误差放大器的输入处的参考电压，所述晶体管与导通元件并联耦合且配置成当参考电压被抑制时将预充电电流提供到电容器。在一些方面中，低通滤波器可耦合到误差放大器的输入以对参考电压进行滤波。晶体管的栅极可以至少部分基于电容器上的电荷可切换地耦合到误差放大器的输出。例如，当电容器被充电到第一阈值电压时，栅极可以耦合到误差放大器的输出。更具体地，晶体管可以配置成当栅极耦合到误差放大器的输出时提供输出电流的至少一部分。

在一些其它实施方式中，icp电路可包括电压箝位(voltageclamp)，所述电压箝位配置成在电容器上的电荷低于第二阈值电压时节流通过导通元件的输出电流。例如，电压箝位可包括耦合在误差放大器的输出与第一电压电位之间的一个或多个晶体管。在一些方面中，一个或多个晶体管可配置成在电容器上的电荷低于第二阈值电压时将控制电压拉向第一电压电位。例如，跨一个或多个晶体管的阻抗可以低于误差放大器的输出阻抗。在一些方面中，第一电压电位可对应于输入电压。此外，当电容器上的电荷达到第二阈值电压时，一个或多个晶体管中的至少一个可被关断。

附图说明

本实施例通过示例的方式而被图示，并且不旨在受附图的图所限制。

图1是根据一些实施例的具有涌流保护的ldo调节器的框图。

图2是根据一些实施例的具有预充电电路和电压箝位的ldo调节器的电路图。

图3a示出了根据一些实施例的示例ldo预充电控制器。

图3b示出了根据一些实施例的示例ldo预启用控制器。

图3c示出了根据一些实施例的示例ldo电压箝位控制器。

图4是根据一些实施例的具有涌流保护电路的ldo调节器的电路图。

图5a示出了根据一些实施例的另一示例ldo电压箝位控制器。

图5b是根据一些实施例的具有涌流保护电路的ldo调节器的另一电路图。

图6是描绘根据一些实施例的用于减轻ldo调节器中的涌流的示例操作的说明性流程图。

具体实施方式

在以下描述中，阐述了许多具体细节，诸如具体部件、电路和过程的示例，以提供对本公开的透彻理解。如本文中所使用的术语“耦合”意指直接连接到或通过一个或多个中间部件或电路连接。此外，在以下描述中并且出于解释的目的，阐述了具体名称以提供对本公开的各方面的透彻理解。然而，对于本领域技术人员将显而易见的是，实践示例实施例可能不需要这些具体细节。在其它实例中，以框图形式示出了公知的电路和设备以避免使本公开模糊。随后的具体描述的一些部分是根据过程、逻辑块、处理和对计算机存储器内的数据位的操作的其它象征性表示来呈现的。电路元件或软件块之间的互连可被示出为总线或示出为单个信号线。总线中的每一个可以可替换地为单个信号线，并且单个信号线中的每一个可以可替换地为总线，并且单个线或总线可表示用于部件之间的通信的大量物理或逻辑机制中的任何一个或多个。

除非特别声明，否则如从下面的讨论中显而易见的是，领会贯穿本申请，利用诸如“访问”、“接收”、“发送”、“使用”、“选择”、“确定”、“归一化”、“相乘”、“平均”、“监控”、“比较”、“应用”、“更新”、“测量”、“导出”等的术语的讨论是指计算机系统或类似电子计算设备的动作和过程，其将表示为计算机系统的寄存器和存储器内的物理(电子)量的数据操纵和转变为类似地表示为计算机系统存储器或寄存器或其它这样的信息存储、传输或显示设备内的物理量的其它数据。

本文中所描述的技术可实现于硬件、软件、固件或其任何组合中，除非特别描述为以特定方式实现。描述为模块或部件的任何特征也可一起实现于集成逻辑设备中或分离地实现为分立但可相互操作的逻辑设备。如果于实现软件中，则技术可至少部分地由包括指令的非暂时性计算机可读存储介质来实现，所述指令在执行时执行上文所描述的方法中的一个或多个。非暂时性计算机可读存储介质可形成计算机程序产品的部分，所述计算机程序产品可包括封装材料。

非暂时性处理器可读存储介质可包括随机存取存储器(ram)(诸如同步动态随机存取存储器(sdram)、只读存储器(rom)、非易失性随机存取存储器(nvram)、电可擦除可编程只读存储器(eeprom))、闪速存储器、其它已知存储介质等。另外或可替换地，技术可至少部分地由处理器可读通信介质来实现，所述处理器可读通信介质承载或传达以指令或数据结构形式的代码且可由计算机或其它处理器存取、读取和/或执行。

结合本文中所公开的实施例而描述的各种说明性逻辑块、模块、电路和指令可由一个或多个处理器执行。如本文中所使用的术语“处理器”可以指能够执行存储在存储器中的一个或多个软件程序的脚本或指令的任何通用处理器、常规处理器、控制器、微控制器和/或状态机。

图1是根据一些实施例的具有涌流保护的ldo调节器100的框图。ldo调节器100可至少部分基于所接收的输入电压v输入产生输出电压v输出。输入电压v输入可由直流(dc)电压源(为简单起见未示出)供应，所述dc电压源可产生纹波或其它小的电压变化。然而，ldo调节器100可配置成即使在输入电压v输入中存在电压变化的情况下也将输出电压v输出维持在基本上稳定的电压电平。更具体地，ldo调节器100可向外部负载(诸如具有可变电阻和/或电容的处理器或其它电路)提供可变输出电流i输出，同时跨负载维持相对平稳的输出电压v输出。

ldo调节器100可包括导通元件110、误差放大器120和涌流保护(icp)电路130。导通元件110可具有经由控制电压vctrl可调整的可变电阻(或电容)。更具体地，控制电压vctrl可以控制跨导通元件110的电压降。例如，在一些实施方式中，导通元件110可以包括一个或多个金属氧化物半导体场效应晶体管(mosfet)，诸如pmos晶体管和/或nmos晶体管。在一些其它实施方式中，导通元件110可包括一个或多个双极结型晶体管(bjt)，诸如npn晶体管和/或pnp晶体管。

误差放大器120将输出电压v输出(或其部分)与参考电压vref进行比较，并且至少部分基于电压之间的差来调整控制电压vctrl。在操作期间，输入电压v输入的变化和/或外部负载的电阻的改变可引起输出电流i输出的改变。输出电流i输出的这种改变转而可以影响输出电压v输出。误差放大器120响应于输出电流i输出的改变调整跨导通元件110的电压降(例如，通过改变导通元件110的电阻)，以将输出电压v输出维持在相对恒定的电压。误差放大器120可以具有相对高的输出阻抗。例如，误差放大器120可以由折叠共源共栅误差放大器、伸缩式误差放大器或任何合适的两级误差放大器来实现。

在图1的示例中，电容器c输出耦合到ldo调节器100的输出以对输出电压v输出进行滤波和/或维持输出电压v输出。例如，当充电时，电容器c输出可以抵抗输出电流i输出中的大的瞬时改变。然而，电容器c输出可在对ldo调节器100通电之前初始放电(例如，到0v)。因此，在设备上电期间，电容器c输出可充当分流器，从而从输入电压v输入汲取大量涌流。如上所述，涌流的足够大的浪涌可使ldo调节器100在其上操作的电源电网崩溃。

在一些实施例中，当在对ldo调节器100通电时，icp电路130可控制涌流的流动。更具体地，icp电路130可以通过调整导通元件110的电阻来在设备上电期间节流输出电流i输出。在一些方面中，icp电路130可将电容器c输出预充电到预定电平(例如，通过控制提供到误差放大器120的参考电压vref和提供到导通元件110的控制电压vctrl)以减小由电容器c输出对输出电流v输出的汲取。在一些其它方面中，icp电路130可将导通元件110的电阻维持在相对高的水平(例如，通过将控制电压vctrl箝位到预定电压)以限制通过导通元件110的输出电流的流动。在输出电流i输出达到基本上稳态的电平之后，icp电路130可以被去激活或旁通，从而允许ldo调节器100恢复正常操作。

图2是根据一些实施例的具有预充电电路和电压箝位的ldo调节器200的电路图。ldo调节器200包括差分放大器210、预充电电路220、电压箝位230和镇流器晶体管mb。ldo调节器200可以是图1的ldo调节器100的示例实施例。例如，镇流器晶体管mb和差分放大器210可以分别是图1的导通元件110和误差放大器120的示例实施例。此外，预充电电路220和电压箝位230可以对应于图1的icp电路130的至少一部分。ldo调节器200可配置成基于输入电压产生相对稳定的输出电压v输出。在图2的示例中，输入电压可由电压供应轨(vdd)提供，所述电压供应轨(vdd)也可将电力提供到ldo调节器200在其上操作的设备的其它部件。

在正常操作期间，镇流器晶体管mb可以将输出电流i输出从电压供应轨vdd传递到ldo调节器200的输出。在图2的示例中，镇流器晶体管mb被描绘为p沟道mosfet(pmos)。然而，在实际实施方式中，镇流器晶体管mb可以被实现为一个或多个其它类型的晶体管，包括例如n沟道mosfet(nmos)和/或bjt。镇流器晶体管mb可以提供ldo调节器200的输入电压(vdd)和输出电压v输出之间的压差电压。例如，镇流器晶体管mb的源极可以耦合到电压供应轨vdd，并且镇流器晶体管mb的漏极可以耦合到ldo调节器200的输出端子(例如，v输出)。具体地，镇流器晶体管mb可以在线性区中操作以将输入电压vdd减小到期望的输出电压v输出。

差分放大器210可以调整镇流器晶体管mb的电阻(或阻抗)，以将输出电压v输出维持在期望的电压电平。例如，差分放大器210的反相(-)输入可以被耦合以接收参考电压vref，并且差分放大器210的非反相(+)输入可以被耦合以接收表示输出电压v输出的反馈电压vfb。在图2的示例中，跨分压器(例如，对应于可以是可修整的一系列电阻器r1和r2)提供输出电压v输出，并且反馈电压vfb对应于分压器的中心抽头。在正常操作期间，参考电压vref可以是由带隙电压参考(为简单起见未示出)提供的平稳电压。差分放大器210将参考电压vref与反馈电压vfb进行比较，并且基于电压vref和vfb之间的差来输出栅极电压vg。

栅极电压vg控制镇流器晶体管mb的电阻。例如，随着栅极电压vg减小，跨晶体管mb的电阻(例如，从源极到漏极)也减小。类似地，随着栅极电压vg增加，跨晶体管mb的电阻也增加。因此，差分放大器210可以基于来自ldo调节器200的输出的反馈(例如，以反馈电压vfb的形式)来调整栅极电压vg，以将输出电压v输出维持在期望的电压电平。更具体地，差分放大器210可以响应于负载阻抗(为了简化未示出)和/或输入电压vdd的变化来调整栅极电压vg，以维持恒定和平稳的输出电压v输出，所述负载阻抗耦合到ldo调节器200的输出。

例如，当反馈电压vfb上升(例如，对应于输出电流i输出的增加)时，差分放大器210可以增加栅极电压vg以增加镇流器晶体管mb的电阻，由此减少通过晶体管mb的电流的流动。类似地，当反馈电压vfb下降(例如，对应于输出电流i输出的减小)时，差分放大器210可以减小栅极电压vg以减小镇流器晶体管mb的电阻，由此增加通过晶体管mb的电流的流动。

如上文所描述，电容器c输出可耦合到ldo调节器200的输出以对输出电压v输出进行滤波和/或维持输出电压v输出。例如，当充电时，电容器c输出可以抵抗输出电流i输出中的大的瞬时改变。然而，电容器c输出可在对ldo调节器200通电之前初始放电(例如，到0v)。因此，在设备上电期间，电容器c输出可充当分流器，从而从输入电压vdd汲取大量涌流。如上所述，涌流的足够大的浪涌可使ldo调节器200在其上操作的电源电网崩溃。

在一些实施例中，预充电电路220可在发起ldo调节器200的正常操作之前将电容器c输出预充电到预定电平。具体地，预充电电路220可以将电容器c输出预充电到刚好低于ldo调节器200的期望输出电压v输出的阈值电压电位，以便减小跨镇流器晶体管mb的电压差，并且因此减少在设备上电期间的涌流的浪涌。例如，预充电电路220可以抑制提供给差分放大器210的反相输入的参考电压vref或将其接地，以防止差分放大器210的输出导通镇流器晶体管mb。当镇流器晶体管mb被关断(并且不受反馈电压vfb影响)时，预充电电路220可以向电容器c输出提供预充电电流ipc，直到跨电容器的电压达到阈值电压电位为止。在一些方面，预充电电流ipc可以由电压供应轨vdd供应。

更进一步地，在一些实施例中，电压箝位230可以在将电容器c输出充电到期望的输出电压v输出的同时节流通过镇流器晶体管mb的电流的流动。具体地，电压箝位230可以将镇流器晶体管mb的电阻维持在相对高的水平，直到电容器c输出被充电到期望的输出电压v输出为止。例如，一旦电容器c输出已经被预充电到阈值电压电位，预充电电路220可以抑制预充电电流ipc并且将正常参考电压vref提供给差分放大器210的反相输入。这允许差分放大器210基于反馈电压vfb开始调整栅极电压vg。然而，在一些实施例中，电压箝位230可以确保栅极电压vg不下降到低于预定电压电平。例如，预定电压电平可以防止镇流器晶体管mb完全导通(例如，甚至当电压vref和vfb基本相等时)，从而节流通过镇流器晶体管的电流的流动。在一些方面，电压箝位230可以使用电压供应轨vdd上拉栅极电压vg。

当电容器c输出已被充电到期望的输出电压v输出时，电压箝位230可以从镇流器晶体管mb的栅极去耦合。此后，ldo调节器200可恢复正常操作(例如，通过响应于反馈电压vfb的改变而调整镇流器晶体管mb的电阻)。换句话说，镇流器晶体管mb的控制被返回到差分放大器210。通过将电容器c输出预充电到阈值电压电位，预充电电路220可防止ldo调节器200在设备上电期间汲取涌流的大浪涌。此外，通过将栅极电压vg箝位到预定电压电平，电压箝位230可进一步限制输出电流i输出的流动，同时将电容器c输出充电到期望的输出电压v输出。

图3a示出了根据一些实施例的示例ldo预充电控制器310。参考例如图2，ldo预充电控制器310可控制预充电电路220的操作以将电容器c输出预充电到阈值电压电位。更具体地，ldo预充电控制器310可以生成可以用于激活和/或去激活预充电电路220的一个或多个部件的一组控制信号pre_ch和(例如，如下面关于图4更详细描述的)。

在图3a的示例中，ldo预充电控制器310包括比较器312，所述比较器312具有经耦合以接收反馈电压vfb的第一(-)输入和经耦合以接收比较电压(vref-vt1)或滞后电压(vref-vh1)的第二(+)输入。参考例如图2，比较电压可以配置成使得当反馈电压vfb等于比较电压(例如，其中并且vt1表示阈值电压电位)时，跨电容器c输出的电压(vc)是阈值电位，所述阈值电位低于期望的输出电压v输出。因此，当反馈电压vfb小于比较电压(例如，vfb<vref-vt1)时，比较器312在逻辑高状态中输出pre_ch(以及被断言为逻辑低状态)。然而，当反馈电压vfb大于或等于比较电压(例如，vfb≥vref-vt1)时，比较器312可以在逻辑低状态中输出pre_ch(以及被断言为逻辑高状态)。

在一些实施例中，一旦反馈电压vfb达到或超过比较电压，ldo预充电控制器310可启用滞后。例如，当反馈电压vfb大于或等于比较电压(例如，vfb≥vref-vt1)时，比较器312的第二输入可切换到滞后电压(例如，vref-vh1，其中vh1＞vt1)。滞后电压可配置成在反馈电压vfb基本上等于比较电压(例如，vfb＝vref-vt1)时防止比较器312的输出响应于反馈电压vfb中的轻微电压波动而振荡。

图3b示出了根据一些实施例的示例ldo预启用控制器320。参考例如图2，ldo预启用控制器320可控制差分放大器210和电压箝位230的操作，以将电容器c输出充电到期望的输出电压v输出。更具体地，ldo预启用控制器320可以生成可以用于激活和/或去激活差分放大器210的一组控制信号pre_en和(例如，如下面关于图4更详细地描述的)。

在图3b的示例中，ldo预启用控制器320包括逻辑门322，所述逻辑门322具有经耦合以接收ldo启用信号(ldo_en)的第一输入和经耦合以(例如，从ldo预充电控制器310)接收的第二输入。更具体地，当对ldo调节器通电或激活ldo调节器时，ldo_en可被断言为逻辑高状态。如上所述，当电容器c输出已被预充电到阈值电压电位时，被断言为逻辑高状态。在一些实施例中，逻辑门322可以输出pre_en作为输入信号ldo_en和的逻辑“与”组合。因此，仅在已对ldo调节器通电且电容器c输出已预充电到阈值电压电位之后，逻辑门322可在逻辑高状态中输出pre_en(以及被断言为逻辑低状态)。然而，如果尚未对ldo调节器通电或电容器c输出尚未预充电到阈值电压电位，则逻辑门322可在逻辑低状态中输出pre_en(以及被断言为逻辑高状态)。

图3c示出了根据一些实施例的示例ldo电压箝位控制器330。参考例如图2，ldo电压箝位控制器330可控制电压箝位230的操作以在将电容器c输出充电到期望输出电压v输出的同时限制输出电流i输出的流动。更具体地，ldo电压箝位控制器330可以生成控制信号v_箝位，该控制信号v_箝位可以用于激活和/或去激活电压箝位230(例如，如下面关于图4更详细地描述的)。

在图3c的示例中，ldo电压箝位控制器330包括比较器332，所述比较器332具有经耦合以接收比较电压(vfb+vt2)的第一(+)输入和经耦合以接收参考电压vref或滞后电压(vref-vh2)的第二(-)输入。参考例如图2，比较电压可以配置成使得当参考电压vref等于比较电压(例如，其中并且vt2表示阈值电压电位)时，跨电容器c输出的电压(vc)是阈值电位，所述阈值电位低于期望的输出电压v输出。因此，当参考电压vref小于或等于比较电压(例如vref≤vfb+vt2)时，比较器332在逻辑高状态中(例如，在某个延迟之后)输出v_箝位。然而，当参考电压vref大于比较电压(例如，vref>vfb+vt2)时，比较器332可以在逻辑低状态中(例如，在某个延迟之后)输出v_箝位。

在一些实施例中，一旦参考电压vref达到或超过比较电压，ldo电压箝位控制器330可启用滞后。例如，当参考电压vref小于或等于比较电压(例如，vref≤vfb+vt2)时，比较器332的第二输入可切换到滞后电压(例如，vref-vh2，其中vh2>0)。滞后电压可配置成在比较电压基本上等于参考电压vref(例如，vref＝vfb+vt2)时防止比较器332的输出响应于反馈电压vfb中的轻微电压波动而振荡。

图4是根据一些实施例的具有涌流保护电路的ldo调节器400的电路图。ldo调节器400包括差分放大器410和一组镇流器晶体管mb1和mb2。ldo调节器400可以是图1的ldo调节器100和/或图2的ldo调节器200的示例实施例。例如，镇流器晶体管mb1和mb2可以是导通元件110的示例实施例，并且差分放大器410可以是图1的误差放大器120的示例实施例。ldo调节器400可配置成基于输入电压产生相对稳定的输出电压v输出。在图4的示例中，输入电压可由电压供应轨(vdd)提供，所述电压供应轨(vdd)也可将电力提供到ldo调节器400在其上操作的设备的其它部件。

在一些实施例中，ldo调节器400可包括ldo启用晶体管men，所述ldo启用晶体管men可用于导通和/或关断ldo调节器400。在图4的示例中，ldo启用晶体管men被描绘为nmos晶体管，所述nmos晶体管具有耦合到差分放大器410的反馈路径的漏极和耦合到地的源极。ldo启用晶体管men的栅极经耦合以接收因此，当在逻辑高状态中(例如，指示ldo调节器400断电)时，导通晶体管men以防止ldo调节器400的操作。然而，当在逻辑低状态中(例如，指示ldo调节器400被通电)时，晶体管men被关断以启用ldo调节器400的正常操作。

在正常操作期间，镇流器晶体管mb1和mb2可以将输出电流i输出从电压供应轨vdd传递到ldo调节器400的输出。在图4的示例中，镇流器晶体管mb1和mb2被描绘为pmos晶体管。然而，在实际实施方式中，镇流器晶体管mb1和mb2可以被实现为一种或多种其它类型的晶体管，包括例如nmos晶体管和/或bjt。镇流器晶体管mb1和mb2可以提供ldo调节器400的输入电压(vdd)和输出电压v输出之间的电压降。例如，镇流器晶体管mb1和mb2的源极可以耦合到电压供应轨vdd，并且镇流器晶体管mb1和mb2的漏极可以耦合到ldo调节器400的输出端子(例如，v输出)。具体地，镇流器晶体管mb1和mb2可以在线性区中操作以将输入电压vdd降低到期望的输出电压v输出。

差分放大器410可以调整镇流器晶体管mb1和mb2的电阻(或阻抗)，以将输出电压v输出维持在期望的电压电平。在一些实施例中，差分放大器410的反相(-)输入可切换地耦合以接收参考电压vref，并且差分放大器410的非反相(+)输入经耦合以接收表示输出电压v输出的反馈电压vfb。在图4的示例中，跨分压器网络(例如，包括可以是可修整的一系列电阻器r1和r2)提供输出电压v输出，并且反馈电压vfb对应于分压器的中心(或其它分数)抽头。参考电压vref可以是由带隙电压参考(为简单起见未示出)提供的平稳电压。在正常操作期间，差分放大器410将参考电压vref与反馈电压vfb进行比较，并且基于电压vref和vfb之间的差来输出栅极电压vg。

如上所述，栅极电压vg控制镇流器晶体管mb1和mb2的电阻。此外，差分放大器410可以基于来自ldo调节器400的输出的反馈(例如，以反馈电压vfb的形式)来调整栅极电压vg，以将输出电压v输出维持在期望的电压电平。更具体地，差分放大器410可以响应于负载阻抗(为了简化未示出)和/或输入电压vdd的变化来调整栅极电压vg，以维持恒定和平稳的输出电压v输出，所述负载阻抗耦合到ldo调节器400的输出。例如，当反馈电压vfb上升以增加镇流器晶体管mb1和mb2的电阻时，差分放大器410可以增加栅极电压vg，由此减小输出电流i输出的流动。类似地，当反馈电压vfb下降以减小镇流器晶体管mb1和mb2的电阻时，差分放大器410可以减小栅极电压vg，由此增加输出电流i输出的流动。

电容器c输出可耦合到ldo调节器400的输出以对输出电压v输出进行滤波和/或维持输出电压v输出。例如，当充电时，电容器c输出可以抵抗输出电流i输出中的大的瞬时改变。然而，电容器c输出可在对ldo调节器400通电之前初始放电(例如，到0v)。因此，在设备上电期间，电容器c输出可充当分流器，从而从输入电压vdd汲取大量涌流。如上所述，涌流的足够大的浪涌可使ldo调节器400在其上操作的电源电网崩溃。

在一些实施例中，ldo调节器400可包括预充电电路，以在发起ldp调节器400的正常操作之前将电容器c输出预充电至预定电平。具体地，预充电电路可以将电容器c输出预充电到刚好低于ldo调节器400的期望输出电压v输出的阈值电压电位，以便减小跨镇流器晶体管mb的电压差，并且因此减少在设备上电期间的涌流的浪涌。在图4的示例中，预充电电路可包括图3a的ldo预充电控制器310、图3b的ldo预启用控制器320及预充电晶体管mp_en，所述预充电晶体管mp_en经由镇流器晶体管中的一者(例如，mb2)控制到电容器c输出的电荷流动。

当pre_ch在逻辑高状态中时，pre_en在逻辑低状态中并且在逻辑高状态中。因此，差分放大器410的反相输入被短接到地，第二镇流器晶体管mb2的栅极从差分放大器410去耦合，并且预充电晶体管mp_en被导通。在该配置中，预充电晶体管mp_en(而不是差分放大器410)控制第二镇流器晶体管mb2的栅极。更具体地，预充电晶体管mp_en可以配置成导通第二镇流器晶体管mb2以向电容器c输出提供预充电电流ipc。在一些实施例中，跨预充电晶体管mp_en的电压降可以用于控制预充电电流ipc的流动，例如，以确保预充电电流ipc低于某阈值(例如，以防止涌流的浪涌)。当pre_ch被驱动到逻辑低状态时，预充电晶体管mp_en可然后停止通过第二镇流器晶体管mb2的预充电电流ipc的流动。如上面关于图3a所描述的，当跨电容器c输出的电压达到第一阈值电压电位(例如，)时，pre_ch可以被驱动到逻辑低状态。

在一些实施例中，ldo调节器400可进一步包括电压箝位电路以在将电容器c输出充电到期望的输出电压v输出时节流通过镇流器晶体管mb1和mb2的电流的流动。具体地，电压箝位电路可以将镇流器晶体管mb1和mb2的电阻维持在相对高的水平，直到电容器c输出被充电到期望的输出电压v输出为止。在图4的示例中，电压箝位电路可以包括图3b的ldo预启用控制器320、图3c的ldo电压箝位控制器330以及一组电压箝位晶体管mc和mc_en，所述一组电压箝位晶体管mc和mc_en选择性地控制提供给镇流器晶体管mb1和mb2的栅极电压vg。

如上面关于图3b所描述的，当pre_ch被驱动到逻辑低状态(并且ldo_en保持在逻辑高状态中)时，pre_en被驱动到逻辑高状态。当pre_en在逻辑高状态中并且在逻辑低状态中时，差分放大器410的反相输入耦合到参考电压vref，第二镇流器晶体管mb2的栅极耦合到差分放大器410的输出，并且预充电晶体管mp_en被关断。在一些实施例中，参考电压vref可以通过低通滤波器(例如，r输入和c输入)耦合到差分放大器410的反相输入，所述低通滤波器可以对参考电压vref中的噪声和/或其它变化进行滤波。因此，当差分放大器410的反相输入处的电压(例如，由vref所提供)缓慢上升时，反馈电压vfb(其已经预充电到阈值电压电位)可超过差分放大器410的反相输入处的电压。当差分放大器510的输入处的电压彼此接近时，差分放大器510的输出处的电压可下降。然而，如上文关于图3c所描述，在反馈电压vfb+vt2低于参考电压vref(例如，vfb+vt2<vref)时，v_箝位可在逻辑低状态中。

当v_箝位在逻辑低状态中时，晶体管mc_en被导通以将电压箝位晶体管mc耦合到镇流器晶体管mb1和mb2的栅极。更具体地，当差分放大器410的输入处的电压彼此接近时，差分放大器410的输出处的电压可以下降，从而拉低栅极电压vg并导通镇流器晶体管mb1和mb2。然而，电压箝位晶体管mc和mc_en可以确保栅极电压vg不下降到低于阈值电压电平太多，例如，以防止镇流器晶体管mb1和mb2完全导通。在一些实施例中，跨电压箝位晶体管mc和mc_en的电阻可低于差分放大器410的输出阻抗。因此，电压箝位晶体管mc和mc_en可以将栅极电压vg保持在阈值电压电平(例如，vdd-(mc的vgs))，从而防止差分放大器410的输出处的电压下降。因此，当差分放大器410达到平稳状态并且电容器c输出被充电到期望的输出电压v输出时，电压箝位晶体管mc和mc_en可以节流通过镇流器晶体管mb1和mb2的输出电流i输出的流动。

如以上关于图3c所描述的，当跨电容器c输出的电压达到第二阈值电压电位(例如，)时，v_箝位可以被驱动到逻辑高状态。当v_箝位在逻辑高状态中时，晶体管mc_en被关断，并且电压箝位晶体管mc从镇流器晶体管mb1和mb2的栅极去耦合。因此，栅极电压vg的控制被返回到差分放大器410(例如，电压箝位晶体管mc和mc_en不再具有栅极电压vg的控制)。一旦栅极电压vg的控制已返回到差分放大器410，ldo调节器400就可恢复正常操作(例如，如上文所描述)。

注意，虽然电压箝位晶体管mc和mc_en可以经由镇流器晶体管mb1和mb2节流输出电流i输出的流动，但是当电压箝位晶体管mc和mc_en将栅极电压vg的控制释放回到差分放大器410时(例如，当v_箝位被断言为逻辑高状态时)，输出电流i输出可以跳变。在一些实施例中，为了防止输出电流i输出中的突然跳变，栅极电压vg的控制可经由电压箝位晶体管的多个连续级而逐渐返回到差分放大器410。例如，电压箝位晶体管的每个连续级可以按顺序(例如，在不同的时间)释放其对栅极电压vg的控制，直到输出电流i输出被锁定到差分放大器410的输出为止。

图5a示出了根据一些实施例的另一示例ldo电压箝位控制器530。ldo电压箝位控制器530可控制电压箝位晶体管的多个级以在将电容器c输出充电到期望的输出电压v输出时限制ldo调节器的输出电流i输出的流动。更具体地，ldo电压箝位控制器530可以生成可以用于激活和/或去激活电压箝位晶体管的相应级的多个控制信号v_箝位1和v_箝位2(例如，如下面关于图5b更详细地描述的)。

在图5a的示例中，ldo电压箝位控制器530包括比较器532，所述比较器532具有经耦合以接收比较电压(vfb+vt2)的第一(+)输入和经耦合以接收参考电压vref或滞后电压(vref-vh2)的第二(-)输入。参考例如图2，比较电压可以配置成使得当参考电压vref等于比较电压(例如其中并且vt2表示阈值电压电位)时，跨电容器c输出的电压(vc)是阈值电位，所述阈值电位低于期望的输出电压v输出。因此，当参考电压vref大于或等于比较电压(例如，vref≥vfb+vt2)时，比较器532在逻辑低状态中输出v_箝位1和v_箝位2。然而，当参考电压vref小于比较电压(例如，vref＜vfb+vt2)时，比较器532可以在某个延迟之后输出逻辑高状态中的v_箝位1，以及可以在某个延迟之后输出逻辑高状态中的v_箝位2。因此，ldo电压箝位控制器530可以交错v_箝位1和v_箝位2的转变。

在一些实施例中，一旦参考电压vref达到或超过比较电压，ldo电压箝位控制器530可启用滞后。例如，当参考电压vref大于或等于比较电压(例如，vref≥vfb+vt2)时，比较器532的第二输入可切换到滞后电压(例如，vref-vh2，其中vh2>0)。滞后电压可配置成在比较电压基本上等于参考电压vref(例如，vref＝vfb+vt2)时防止比较器532的输出响应于反馈电压vfb中的轻微电压波动而振荡。

图5b是根据一些其它实施例的具有涌流保护电路的ldo调节器500的另一电路图。ldo调节器500包括差分放大器510和一组镇流器晶体管mb1-mb3。ldo调节器500可以是图1的ldo调节器100和/或图2的ldo调节器200的示例实施例。例如，镇流器晶体管mb1-mb3可以是导通元件110的示例实施例，并且差分放大器510可以是图1的误差放大器120的示例实施例。ldo调节器500可配置成基于输入电压产生相对稳定的输出电压v输出。在图5b的示例中，输入电压可由电压供应轨(vdd)提供，所述电压供应轨(vdd)也可将电力提供到ldo调节器500在其上操作的设备的其它部件。

在一些实施例中，ldo调节器500可包括ldo启用晶体管men，其可用于导通和/或关断ldo调节器500。在图5b的示例中，ldo启用晶体管men被描绘为nmos晶体管，所述nmos晶体管具有耦合到差分放大器510的反馈路径的漏极和耦合到地的源极。ldo启用晶体管men的栅极经耦合以接收因此，当在逻辑高状态中(例如，指示ldo调节器500断电)时，导通晶体管men以防止ldo调节器500的操作。然而，当在逻辑低状态中(例如，指示ldo调节器500通电)时，晶体管men被关断以启用ldo调节器500的正常操作。

在正常操作期间，镇流器晶体管mb1-mb3可以将输出电流i输出从电压供应轨vdd传递到ldo调节器500的输出。在图5b的示例中，镇流器晶体管mb1-mb3被描绘为pmos晶体管。然而，在实际实施方式中，镇流器晶体管mb1-mb3可以被实现为一种或多种其它类型的晶体管，包括例如nmos晶体管和/或bjt。镇流器晶体管mb1-mb3可以提供ldo调节器500的输入电压(vdd)和输出电压v输出之间的电压降。例如，镇流器晶体管mb1-mb3的源极可以耦合到电压供应轨vdd，并且镇流器晶体管mb1-mb3的漏极可以耦合到ldo调节器500的输出端子(例如，v输出)。具体地，镇流器晶体管mb1-mb3可以在线性区中操作以将输入电压vdd降低到期望的输出电压v输出。

差分放大器510可以调整镇流器晶体管mb1-mb3的电阻(或阻抗)，以将输出电压v输出维持在期望的电压电平。在一些实施例中，差分放大器510的反相(-)输入可切换地耦合以接收参考电压vref，并且差分放大器510的非反相(+)输入经耦合以接收表示输出电压v输出的反馈电压vfb。在图5b的示例中，跨分压器网络(例如，包括可以是可修整的一系列电阻器r1和r2)提供输出电压v输出，并且反馈电压vfb对应于分压器的中心(或其它分数)抽头。参考电压vref可以是由带隙电压参考(为简单起见未示出)提供的平稳电压。在正常操作期间，差分放大器510将参考电压vref与反馈电压vfb进行比较，并且基于电压vref和vfb之间的差来输出栅极电压vg。

如上所述，栅极电压vg控制镇流器晶体管mb1-mb3的电阻。此外，差分放大器510可以基于来自ldo调节器500的输出的反馈(例如，以反馈电压vfb的形式)来调整栅极电压vg，以将输出电压v输出维持在期望的电压电平。更具体地，差分放大器510可以响应于负载阻抗(为了简化未示出)和/或输入电压vdd的变化来调整栅极电压vg，以维持恒定和平稳的输出电压v输出，所述负载阻抗耦合到ldo调节器500的输出。例如，当反馈电压vfb上升以增加镇流器晶体管mb1-mb3的电阻时，差分放大器510可以增加栅极电压vg，由此减小输出电流i输出的流动。类似地，当反馈电压vfb下降以减小镇流器晶体管mb1-mb3的电阻时，差分放大器510可以减小栅极电压vg，由此增加输出电流i输出的流动。

电容器c输出可耦合到ldo调节器500的输出以对输出电压v输出进行滤波和/或维持输出电压v输出。例如，当充电时，电容器c输出可以抵抗输出电流i输出中的大的瞬时改变。然而，电容器c输出可在对ldo调节器500通电之前初始放电(例如，到0v)。因此，在设备上电期间，电容器c输出可充当分流器，从而从输入电压vdd汲取大量涌流。如上所述，涌流的足够大的浪涌可使ldo调节器500在其上操作的电源电网崩溃。

在一些实施例中，ldo调节器500可包括预充电电路以在发起ldo调节器500的正常操作之前将电容器c输出预充电到预定电平。具体地，预充电电路可以将电容器c输出预充电到刚好低于ldo调节器500的期望的输出电压v输出的阈值电压电位，以便减小跨镇流器晶体管mb的电压差，并且因此减少在设备上电期间的涌流的浪涌。在图5b的示例中，预充电电路可以包括图3a的ldo预充电控制器310、图3b的ldo预启用控制器320以及预充电晶体管mp_en，所述预充电晶体管mp_en经由镇流器晶体管(例如，mb2和mb3)中的一个或多个控制到电容器c输出的电荷流动。

当pre_ch在逻辑高状态中时，pre_en在逻辑低状态中并且在逻辑高状态中。因此，差分放大器510的反相输入被短接到地，镇流器晶体管mb2和mb3的栅极从差分放大器510去耦合，并且预充电晶体管mp_en被导通。在该配置中，预充电晶体管mp_en(而不是差分放大器510)控制镇流器晶体管mb2和mb3的栅极。更具体地，预充电晶体管mp_en可以配置成导通镇流器晶体管mb2和mb3，以向电容器c输出提供预充电电流ipc。在一些实施例中，跨预充电晶体管mp_en的电压降可以用于控制预充电电流ipc的流动，例如，以确保预充电电流ipc低于某阈值(例如，以防止涌流的浪涌)。当pre_ch被驱动到逻辑低状态时，预充电晶体管mp_en可然后停止通过镇流器晶体管mb2和mb3的预充电电流ipc的流动。如上面关于图3a所描述的，当跨电容器c输出的电压达到第一阈值电压电位(例如，)时，pre_ch可以被驱动到逻辑低状态。

在一些实施例中，ldo调节器500可进一步包括电压箝位电路以在将电容器c输出充电到期望的输出电压v输出时节流通过镇流器晶体管mb1-mb3的电流的流动。具体地，电压箝位电路可以将镇流器晶体管mb1-mb3的电阻维持在相对高的水平，直到电容器c输出被充电到期望的输出电压v输出为止。在图5b的示例中，电压箝位电路可以包括图3b的ldo预启用控制器320、图5a的ldo电压箝位控制器530以及电压箝位晶体管mc1和mc1_en的第一级和电压箝位晶体管mc2和mc2_en的第二级，所述电压箝位晶体管mc1和mc1_en的第一级和电压箝位晶体管mc2和mc2_en的第二级选择性地控制提供给镇流器晶体管mb1-mb3的栅极电压vg。

如上面关于图3b所描述的，当pre_ch被驱动到逻辑低状态(并且ldo_en保持在逻辑高状态)时，pre_en被驱动到逻辑高状态。当pre_en在逻辑高状态中并且在逻辑低状态中时，差分放大器510的反相输入耦合到参考电压vref，镇流器晶体管mb2和mb3的栅极耦合到差分放大器510的输出，并且预充电晶体管mp_en被关断。在一些实施例中，参考电压vref可以通过低通滤波器(例如，r输入和c输入)耦合到差分放大器510的反相输入，所述低通滤波器可以对参考电压vref中的噪声和/或其它变化进行滤波。因此，当差分放大器510的反相输入处的电压(例如，由vref所提供)缓慢上升时，反馈电压vfb(其已预充电到阈值电压电位)可超过差分放大器510的反相输入处的电压。当差分放大器510的输入处的电压彼此接近时，差分放大器510的输出处的电压可下降。然而，如上文关于图5a所描述，当反馈电压vfb+vt2低于参考电压vref(例如，vfb+vt2<vref)时，v_箝位1和v_箝位2可在逻辑低状态中。

当v_箝位1和v_箝位2在逻辑低状态时，晶体管mc1_en和mc2_en被导通以将相应的电压箝位晶体管mc1和mc2耦合到镇流器晶体管mb1-mb3的栅极。更具体地，当差分放大器510的输入处的电压彼此接近时，差分放大器510的输出处的电压可下降，因此拉低栅极电压vg并导通镇流器晶体管mb1-mb3。然而，电压箝位晶体管mc1/mc1_en和mc2/mc2_en可以确保栅极电压vg不下降到低于阈值电压电平太多，例如，以防止镇流器晶体管mb1-mb3完全导通。在一些实施例中，跨电压箝位晶体管mc1/mc1_en和mc2/mc2_en的电阻可低于差分放大器510的输出阻抗。因此，电压箝位晶体管mc1/mc1_en和mc2/mc2_en可以将栅极电压vg保持在阈值电压电平(例如，vdd-(mc1或mc2的vgs))处，从而防止差分放大器510的输出处的电压下降。因此，当差分放大器510达到平稳状态并且电容器c输出被充电到期望的输出电压v输出时，电压箝位晶体管mc1/mc1_en和mc2/mc2_en可以节流通过镇流器晶体管mb1mb3的输出电流i输出的流动。

如上文关于图5a所描述，当跨电容器c输出的电压达到第二阈值电压电位(例如，)时，v_箝位1和v_箝位2可被驱动到逻辑高状态。更具体地，当跨电容器c输出的电压达到第二阈值电压电位时，v_箝位1首先转变为逻辑高状态，并且在某个延迟之后，v_箝位2后续地转变为逻辑高状态。当v_箝位1在逻辑高状态中时，晶体管mc1_en被关断并且电压箝位晶体管mc1从镇流器晶体管mb1-mb3的栅极去耦合。这可以减少对先前由第一晶体管级mc1和mc1_en施加的栅极电压vg的某一量的拉升。然而，当v_箝位2仍然在逻辑低状态中时，第二晶体管级mc2和mc2_en仍然可以对栅极电压vg施加某一拉升。因此，当v_箝位1初始地转变为逻辑高状态(例如，以及v_箝位2保持在逻辑低状态)时，栅极电压vg可轻微朝向差分放大器510的输出电压下降。

当v_箝位2在逻辑高状态中时，晶体管mc2_en被关断，并且电压箝位晶体管mc2从镇流器晶体管mb1-mb3的栅极去耦合。应注意的是，到v_箝位2转变为逻辑高状态的时候，v_箝位1已经在逻辑高状态中了。因此，栅极电压vg的控制被返回到差分放大器510(例如，电压箝位晶体管mc1/mc1_en和mc2/mc2_en不再具有栅极电压vg的控制)。一旦栅极电压vg的控制已返回到差分放大器510，ldo调节器500就可恢复正常操作(例如，如上文所描述)。

图6是描绘根据一些实施例的用于减轻ldo调节器中的涌流的示例操作600的说明性流程图。参考例如图1，示例操作600可以由ldo调节器100执行。

ldo调节器可基于接收的输入电压来产生跨电容器的输出电压(610)。参考例如图1，导通元件110可以基于接收的电压v输入产生跨电容器c输出的输出电压v输出。在一些方面中，导通元件110可具有经由控制电压vctrl可调整的可变电阻(或电容)。更具体地，控制电压vctrl可以控制跨导通元件110的电压降。例如，在一些实施方式中，导通元件110可以包括一个或多个金属氧化物半导体场效应晶体管(mosfet)，诸如pmos晶体管和/或nmos晶体管。

ldo调节器还可至少部分基于输出电压和参考电压来生成控制电压(620)。参考例如图1，误差放大器120可以基于输出电压(例如，以反馈电压vfb的形式)和参考电压vref来生成控制电压vctrl。具体地，误差放大器120将输出电压v输出与参考电压vref进行比较，并且至少部分基于电压v输出和vref之间的差来调整控制电压vctrl。在操作期间，输入电压v输入的变化和/或外部负载的电阻的改变可引起输出电流i输出的改变。输出电流i输出的这种改变转而可以影响输出电压v输出。误差放大器120响应于输出电流i输出的改变调整跨导通元件110的电压降(例如，通过改变导通元件110的电阻)，以将输出电压v输出维持在相对恒定的电压。

此外，ldo调节器可在将电容器从放电状态充电到输出电压的同时维持输出电流低于阈值电平(630)。参考例如图1，当对ldo调节器100通电时，icp电路130可以控制涌流的流动。更具体地，icp电路130可以通过调整导通元件110的电阻来在设备上电期间节流输出电流i输出。在一些方面中，icp电路130可将电容器c输出预充电到预定电平以减小由电容器c输出对输出电流v输出的汲取。在一些其它方面中，icp电路130可将导通元件110的电阻维持在相对高的水平以限制通过导通元件110的输出电流的流动。在输出电流i输出达到基本上稳态的电平之后，icp电路130可以被去激活或旁通，从而允许ldo调节器100恢复正常操作。

尽管已关于ldo调节器描述了特定实施例，但本领域的技术人员将领会，本文中所公开的涌流保护技术可适用于其它类型的线性电压调节器。此外，本领域技术人员将领会，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，贯穿以上描述可参考的数据、指令、命令、信息、信号、位、符号和芯片可由电压、电流、电磁波、磁场或粒子、光场或粒子或其任何组合来表示。

此外，本领域的技术人员将领会，结合本文中所公开的方面而描述的各种说明性逻辑块、模块、电路和算法步骤可实现为电子硬件、计算机软件或两者的组合。为清楚地说明硬件与软件的这一可互换性，各种说明性部件、块、模块、电路和步骤已经在上面按照其功能性一般地被描述。这种功能性是实现成硬件还是软件取决于特定的应用和对整个系统所施加的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实施方式决策不应被解释为引起与本公开的范围的背离。

结合本文中所公开的方面描述的方法、序列或算法可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留于ram存储器、闪速存储器、rom存储器、eprom存储器、eeprom存储器、寄存器、硬盘、可移除盘、cd-rom或本领域中已知的任何其它形式的存储介质中。示例性存储介质耦合到处理器，使得处理器可从存储介质读取信息且将信息写入到存储介质。在替换方案中，存储介质可与处理器集成。

在前述说明书中，已经参考其具体示例描述了实施例。然而，将显而易见的是，在不脱离如在所附权利要求中阐述的本公开的更广泛范围的情况下，可以对其进行各种修改和改变。因此，说明书和附图被认为是在说明性意义上的而不是在限制性意义上的。