1.一种时序控制电路，其特征在于，包括：上电延时模块、参考电压产生模块以及控制时序产生模块；
所述上电延时模块的输入端用于与电源输入端连接，所述上电延时模块的输出端与所述控制时序产生模块连接，以向所述控制时序产生模块输出第一电压；
所述参考电压产生模块的输入端用于与所述电源输入端连接，所述参考电压产生模块的输出端与所述控制时序产生模块连接，以向所述控制时序产生模块输出第二电压；
所述控制时序产生模块在所述第一电压和所述第二电压的驱动下输出时序控制信号；
其中，所述时序控制电路被配置为，在所述电源输入端上电后，所述参考电压产生模块输出所述第二电压先于所述上电延时模块输出所述第一电压。
2.根据权利要求1所述的时序控制电路，其特征在于，所述时序控制电路还包括下电保持模块，所述下电保持模块用于与电源输入端连接，并用于在所述电源输入端下电后的预定时间内，为所述上电延时模块和所述参考电压产生模块供电。
3.根据权利要求1所述的时序控制电路，其特征在于，所述控制时序产生模块包括至少两个时序产生单元，每个所述时序产生单元的第一输入端与所述参考电压产生模块的输出端连接，每个所述时序产生单元的第二输入端与所述上电延时模块的输出端连接，每个所述时序产生单元的输出端用于输出一个时序控制信号。
4.根据权利要求3所述的时序控制电路，其特征在于，所述时序产生单元包括：第一比较器、第一电阻、第二电阻及第一电容；
所述第一比较器的第一输入端经所述第一电阻与所述上电延时模块的输出端连接，所述第一比较器的第一输入端还经所述第二电阻接地，所述第一电容并联于所述第二电阻的两端；
所述参考电压产生模块的输出端为所述第一比较器供电；
所述第一比较器被配置为，所述第一比较器的第一输入端的电压达到第一阈值时，所述第一比较器的输出端输出第一预定信号。
5.根据权利要求4所述的时序控制电路，其特征在于，所述控制时序产生模块还包括补偿单元，所述补偿单元包括：第二比较器、第三电阻、第四电阻以及与门；
所述第二比较器的第一输入端经所述第三电阻与所述电源输入端连接，所述第二比较器的第一输入端还经所述第四电阻接地；
所述参考电压产生模块的输出端为所述第二比较器供电；
所述第二比较器被配置为，所述第二比较器的第一输入端的电压达到第二阈值时，所述第二比较器的输出端输出第二预定信号；
所述与门的输入端分别与所述第一比较器的输出端和所述第二比较器的输出端连接，所述与门的输出端被配置为输出所述时序控制信号。
6.根据权利要求5所述的时序控制电路，其特征在于，所述时序产生单元还包括：第五电阻和第六电阻，所述第一比较器的第二输入端经所述第五电阻与所述参考电压产生模块的输出端连接，所述第一比较器的第二输入端还经所述第六电阻接地，所述第一阈值由所述第五电阻和所述第六电阻的阻值比确定；和/或，所述补偿单元还包括：第七电阻和第八电阻，所述第二比较器的第二输入端经所述第七电阻与所述参考电压产生模块的输出端连接，所述第二比较器的第二输入端还经所述第八电阻接地，所述第二阈值由所述第七电阻和所述第八电阻的阻值比确定。
7.根据权利要求5所述的时序控制电路，其特征在于，所述时序产生单元还包括：第九电阻和第十电阻，所述第一比较器的输出端经依次布置的所述第九电阻和所述第十电阻接地，所述第一预定信号的电压由所述第九电阻和所述第十电阻的阻值比确定；和/或，所述补偿单元还包括：第十一电阻和第十二电阻，所述第二比较器的输出端经依次布置的所述第十一电阻和所述第十二电阻接地，所述第二预定信号由所述第十一电阻和所述第十二电阻的连接点接出。
8.根据权利要求1所述的时序控制电路，其特征在于，所述参考电压产生模块包括低压差线性稳压器。
9.根据权利要求1所述的时序控制电路，其特征在于，所述上电延时模块包括：第十三电阻、第十四电阻、第二电容及晶体管；
所述晶体管的控制端经所述第十三电阻与所述电源输入端连接，所述晶体管的控制端还经所述第十四电阻接地，所述第二电容并联于所述第十三电阻的两端；所述晶体管的输入端与所述电源输入端连接，所述晶体管的输出端被配置为所述上电延时模块的输出端；所述晶体管被配置为，所述控制端的控制电压或控制电流达到第三阈值时导通，其中所述第三阈值由所述第十三电阻和所述第十四电阻的阻值比确定。
10.根据权利要求9所述的时序控制电路，其特征在于，所述晶体管包括mos管，所述上电延时模块还包括二极管，所述二极管并联于所述第二电容的两端。