一种开关控制电路和电子设备的制作方法

1.本发明涉及开关技术领域，特别涉及一种开关控制电路和电子设备。


背景技术：

2.控制电源的某路通断，通常使用微处理器或可编程逻辑控制器的gpio(general purpose input output通用输入/输出)控制开关管的栅极电压，从而控制电源输入端和电源输出端之间的通路，达到控制电源通断的目的。
3.如图1所示，微控制器或可编程逻辑控制器通过gpio控制m2的g极(栅极)电压，从而控制m1的v
gs
电压的高低，实现对m1的d极(漏极)和s极(源极)的通断，达到控制电源通断的目的。
4.然而，当微控制器或可编程逻辑控制器上的程序初始化或出现异常时，无法确定gpio管脚的状态，电源输入端和电源输出端之间的mos管不可控制，可能存在mos管断开，导致电源通路断开，影响系统性能。


技术实现要素：

5.本发明提供一种开关控制电路和电子设备，用以解决现有技术中存在的微控制器或可编程逻辑控制器上的程序初始化或出现异常时，电源通路之间的mos管不可控，影响系统性能的问题。
6.第一方面，本发明实施例提供一种开关控制电路，包括输入输出io扩展锁存模块和开关模块，其中：
7.所述io扩展锁存模块与所述开关模块的第一端连接，用于将所述io扩展锁存模块的第一端口的状态锁存为输出状态，将所述第一端口的电平锁存为第一电平，并基于所述第一电平控制所述开关模块处于导通状态；
8.所述开关模块的第二端与电源输入端连接，所述开关模块的第三端与电源输出端连接，用于在所述开关模块处于导通状态时，导通所述电源输入端与所述电源输出端之间的通路。
9.在一种可能的实现方式中，该电路还包括控制模块；
10.所述控制模块与所述io扩展锁存模块连接，用于控制所述io扩展锁存模块锁存第一电平，并通过所述第一端口输出。
11.在一种可能的实现方式中，所述io扩展锁存单元还包括第二端口，所述第二端口和所述第一端口连接；
12.所述控制单元控制所述io扩展锁存模块锁存第一电平，并通过所述第一端口输出之前，还用于：
13.读取所述第二端口的输入电平为第二电平。
14.在一种可能的实现方式中，所述开关模块包括第一开关单元和第二开关单元；
15.所述第一开关单元的第一端与所述io扩展锁存模块连接，所述第一开关单元的第
二端与供电电源连接，所述第一开关单元的第三端与所述第二开关单元的第一端连接，所述第一开关单元的第四端与地电平连接；
16.所述第一开关单元，用于基于所述第一电平和所述供电电源输出的供电电压，导通所述第一开关单元的第三端和所述第一开关单元的第四端之间的通路，以向所述第二开关单元输入所述地电平；
17.所述第二开关单元的第二端与所述电源输入端连接，所述第二开关单元的第三端与所述电源输出端连接；
18.所述第二开关单元，用于接收所述地电平，基于所述地电平导通所述第二开关单元的第二端和所述第二开关单元的第三端之间的通路。
19.在一种可能的实现方式中，所述第一开关单元包括第一电阻、第二电阻、第一开关管和第二开关管；
20.所述第一电阻的一端与所述第一开关管的控制端连接，作为所述第一开关单元的第一端，所述第一电阻的另一端与所述第二电阻的一端、所述供电电源连接，作为所述第一开关单元的第二端；
21.所述第二电阻的另一端与所述第一开关管的第一端、所述第二开关管的控制端连接；
22.所述第一开关管的第二端接地；
23.所述第二开关管的第一端作为所述第一开关单元的第三端，所述第二开关管的第二端接地，作为所述第一开关单元的第四端。
24.在一种可能的实现方式中，所述第二开关单元包括第三电阻、第四电阻和第三开关管；
25.所述第三电阻的一端作为所述第二开关单元的第一端，所述第三电阻的另一端分别与所述第四电阻的一端和所述第三开关管的控制端连接；
26.所述第四电阻的另一端与所述第三开关管的第二端连接，作为所述第二开关单元的第二端；
27.所述第三开关管的第一端作为所述第二开关单元的第三端。
28.第二方面，本发明实施例还提供一种开关控制方法，该方法包括：
29.将io扩展锁存模块的第一端口的状态锁存为输出状态，并将所述第一端口的电平锁存为第一电平；
30.基于所述第一电平导通开关模块之间的通路，以导通电源输入端和电源输出端之间的通路。
31.在一种可能的实现方式中，所述将io扩展锁存模块的第一端口的状态锁存为输出状态，并将所述第一端口的电平锁存为第一电平之前，还包括：
32.控制所述io扩展锁存模块锁存第一电平，并通过所述第一端口输出。
33.在一种可能的实现方式中，所述控制io扩展锁存模块锁存第一电平，并通过第一端口输出之前，还包括：
34.读取所述io扩展锁存模块的第二端口的输入电平为第二电平，其中，所述第一端口与所述第二端口连接。
35.第三方面，本发明实施例提供一种电子设备，包括如第一方面任一所述的开关控
制电路。
36.本发明有益效果如下：
37.本发明实施例提供的一种开关控制电路和电子设备，由于开关模块是由io扩展锁存模块控制的，不是控制器直接控制的，而是锁存第一端口的状态为输出状态，锁存第一端口的电平为第一电平，使用锁存后的第一电平控制开关模块导通，第一电平被锁存后，在未进行新的设置之前保持不变，从而可以避免因程序初始化、程序升级或程序异常而导致电源通路断开的现象，进而可以提高系统性能。
附图说明
38.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
39.图1为现有技术中的开关控制电路的结构示意图；
40.图2为本发明实施例提供的一种开关控制电路的结构示意图；
41.图3为io扩展锁存器的管脚的内部结构示意图；
42.图4为本发明实施例提供的又一种开关控制电路的结构示意图；
43.图5为本发明实施例提供的又一种开关控制电路的结构示意图；
44.图6为本发明实施例提供的又一种开关控制电路的结构示意图；
45.图7为本发明实施例提供的又一种开关控制电路的结构示意图；
46.图8为本发明实施例提供的又一种开关控制电路的结构示意图；
47.图9为本发明实施例提供的又一种开关控制电路的结构示意图；
48.图10为本发明实施例提供的又一种开关控制电路的结构示意图；
49.图11为本发明实施例提供的一种电源控制方法的流程示意图；
50.图12为本发明实施例提供的一种电源控制方法的完整流程示意图；
51.图13为本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
52.为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
53.目前在一些显控产品中，主板上的12v上电控制，很多是通过微控制器(mcu)的gpio来控制的，比如，为主控制器(cpu(central processing unit，中央处理器))上电。使用微控制器控制mos管的开关，以达到为cpu上电的目的，由于mcu由程序控制，所以存在mcu程序未初始化，或者mcu程序升级，或者mcu程序跑飞，则会导致mcu的gpio的状态不确定，可能存在电源输入端和电源输出端之间的mos管断开的现象，从而电源通路断开，影响系统性能。
54.基于上述问题，本发明提供一种开关控制电路，如图2所示，包括io扩展锁存模块
201和开关模块202，其中：
55.io扩展锁存模块201与开关模块202的第一端连接，用于将io扩展锁存模块201的第一端口io0的状态锁存为输出状态，将第一端口io0的电平锁存为第一电平，并基于第一电平控制开关模块202处于导通状态；
56.开关模块202的第二端与电源输入端vin连接，开关模块202的第三端与电源输出端vout连接，用于在开关模块202处于导通状态时，导通电源输入端vin与所述电源输出端vout之间的通路。
57.本发明实施例提供的开关控制电路，由于开关模块是由io扩展锁存模块控制的，io扩展锁存模块不需要使用程序，而是锁存第一端口的状态为输出状态，锁存第一端口的电平为第一电平，使用锁存的第一电平控制开关模块导通，以导通电源输入端和电源输出端之间的通路，第一电平被锁存后，在未进行新的控制之前保持不变，从而可以避免因程序初始化、程序升级或程序异常而导致电源通路不可控，存在断开的现象，进而可以提高系统性能。
58.本发明实施例中的io扩展锁存模块201可以为io扩展锁存器，也称为io扩展器，还可以为io扩展芯片。
59.在实施中，电源输入端可以与一供电电源连接，电源输出端与器件或设备连接，当电源输入端与电源输出端之间的通路导通时，与电源输入端连接的供电电源为与电源输出端连接的器件或设备进行供电。
60.下面对io扩展锁存器的原理做详细介绍。
61.如图3所示，为io扩展锁存器的一个管脚的内部结构示意图。io扩展锁存器的一个gpio包括io输出控制部分和io输入控制部分，因此io扩展锁存器的一个管脚既可以设置为输入，也可以设置为输出。
62.从图3中可以看出，虚线框中是io输出控制部分，包括配置锁存器d1，输出锁存器d2，与非门u1，或非门u2、mos管q1和mos管q2；粗实线中是io输入控制部分，包括电阻r1、输入锁存器d3、极性翻转锁存器d4、异或门u3和异或门u4。在上电默认的状态下，io输出控制部分不使能，io输入控制部分使能，且电阻r1上拉到vdd，io管脚对外表现出高电平输出特性，对内表现出高电平输入特性。
63.其中，io扩展锁存器只能通过通信总线接口对io扩展锁存器内部的值进行设定，在初始化io扩展锁存器之后，如果io管脚设置成输出状态(使io管脚对应的io输出控制部分使能)，设定值锁存到d1和d2中，在未重新通过通信总线接口设定新的值之前，io引脚的状态一直保持输出状态不变。
64.从上述对io扩展锁存器的介绍可知，io扩展锁存器具有锁存功能，并不存在程序，io扩展锁存器将某一个管脚的功能进行锁存后，在未重新通过通信总线接口改变设定值之前，该管脚的功能不变，比如，将io扩展锁存器的某一管脚设置成输出高电平，在改变设定值之前，该管脚的功能一直为输出高电平，也正是由于io扩展锁存器具有该功能，从而可以提高控制电源通路导通的可靠性。
65.本发明实施例提供的开关控制电路，如图4所示，还可以包括控制模块301，控制模块301与io扩展锁存模块201连接，用于控制io扩展锁存模块201锁存第一电平，并通过第一端口io0输出。
66.控制模块301控制io扩展锁存模块201锁存第一电平，并通过第一端口io0输出，实际是通过通信总线接口设置io扩展锁存模块201中的设定值，使第一端口io0＝0(第一电平)，状态为输出状态。
67.其中，控制模块301和io扩展锁存模块201之间可以通过通信总线连接，比如i2c总线或spi(serial peripheral interface，串行外设接口)总线。
68.在具体实施中，io扩展锁存模块201除了包括第一端口io0外，还可以包括第二端口io1，如图5所示，第二端口io1和第一端口io0连接；
69.控制模块301在控制io扩展锁存模块201锁存第一电平，并通过第一端口io0输出之前，读取第二端口io1的输入电平为第二电平。
70.由于第二端口io1和第一端口io0连接，所以控制模块301读取的第二端口io1的电平即为第一端口io0的电平。
71.本发明实施例中的控制模块301可以为mcu(microcontroller unit，微控制单元)，也可以为可编程逻辑控制器，控制模块301先读取第二端口io1的电平，如果读取到的电平为第二电平，则控制模块301控制io扩展锁存模块201将第一端口io0的状态锁存为输出状态，将第一端口io0的电平锁存为第一电平。
72.控制模块301控制io扩展锁存模块201将第一端口io0的状态锁存为输出状态，将第一端口io0的电平锁存为第一电平，即将第一端口设置为输出端口，且输出电平为第一电平。
73.其中，第一电平可以为低电平，第二电平可以为高电平。
74.下面对本发明实施例提供的开关模块202进行说明。
75.如图6所示，开关模块202可以包括第一开关单元2021和第二开关单元2022；
76.第一开关单元2021的第一端与io扩展锁存模块201连接，第一开关单元2021的第二端与供电电源vcc连接，第一开关单元2021的第三端与第二开关单元2022的第一端连接，第一开关单元2021的第四端与地电平信号端连接；
77.第二开关单元2022的第二端与电源输入端vin连接，第二开关单元2022的第三端与电源输出端vout连接。
78.第一开关单元2021，用于基于第一电平和供电电源输出的供电电压，导通第一开关单元2021的第三端和第一开关单元2021的第四端之间的通路，以向第二开关单元2022输入地电平；
79.第二开关单元2022，用于接收地电平，基于地电平导通第二开关单元2022的第二端和第二开关单元2022的第三端之间的通路。
80.具体的，如图7所示，第一开关单元2021可以包括第一电阻r1、第二电阻r2、第一开关管m1和第二开关管m2，第一电阻r1的一端与第一开关管m1的控制端连接，作为第一开关单元2021的第一端，第一电阻r1的另一端与第二电阻r2的一端、供电电源vcc连接，作为第一开关单元2021的第二端；第二电阻r2的另一端与第一开关管m1的第一端、第二开关管m2的控制端连接，第一开关管m1的第二端接地，第二开关管m2的第一端作为第一开关单元2021的第三端，第二开关管m2的第二端接地，作为第一开关单元2021的第四端。
81.结合图7，当io0输出低电平(第一电平)时，m1的g极和s极的电压v
gs1
＝0v，则m1的d极和s极断开，供电电源vcc输出的供电电压经过电阻r2进行分压，即第二开关管m2的g极和
s极之间的电压v
gs2
，第二开关管m2的d极和s极之间导通。
82.本发明实施例中的地电平即为0电平，与接地端连接。
83.其中，第一电阻r1和第二电阻r2为上拉电阻，由于上拉电阻是由电源驱动的，而下拉电阻是由芯片管脚内部驱动，电源驱动比芯片驱动的驱动能力大，因此相比于下拉电阻，使用上拉电阻可以减小延迟。
84.本发明实施例提供的第二开关单元2022，如图8所示，可以包括第三电阻r3、第四电阻r4和第三开关管m3，第三电阻r3的一端作为第二开关单元2022的第一端，第三电阻r3的另一端分别与第四电阻r4的一端和第三开关管m3的控制端连接；第四电阻r4的另一端与第三开关管m3的第二端连接，作为第二开关单元2022的第二端；第三开关管m3的第一端作为第二开关单元2022的第三端。
85.结合图7和图8可知，开关管m3是g极和s极之间的电压为|v
gs3
|＝r4/(r4+r3)*vin>vth，则开关管m3的s极和d极导通，即电源输入端vin和电源输出端vout之间的通路被导通，从而可以为与电源输出端vout连接的器件供电，比如cpu。
86.为了便于理解，下面以具体的实施例对本发明提供的开关控制电路进行说明。
87.如图9所示，为本发明实施例提供的一种开关控制电路，其中，微处理器或可编程逻辑控制器通过通信总线接口与io扩展锁存器连接，用于通过通信总线设置io扩展锁存器的设定值，以及通过通信总线读取io扩展锁存器的输入管脚的电平信息；
88.io扩展锁存器u1的电源端接供电电源vcc，接地端接地，在u1刚上电时，u1的第一端口io0和第二端口io1均为输入控制使能状态，且输出高电平，在经过微处理器或可编程逻辑控制器的初始化后，第一端口io0为输出使能，且输出低电平，第二端口输入使能，由于第二端口io1和第一端口io0连接，因此，第二端口io1输入低电平；
89.开关管m1的控制端(栅极)与io扩展锁存器的第一端口io0和第二端口io1连接，且通过上拉电阻r1，与供电电源vcc连接，开关管m1的第一端(漏极)与开关管m2的控制端(栅极)连接，且通过上拉电阻r2与供电电源vcc连接，开关管m1的第二端(源极)接地；
90.开关管m2的第一端(漏极)与电阻r3的一端连接，开关管m2的第二端(源极)接地；
91.开关管m3的控制端(栅极)分别与电阻r3的另一端和电阻r4的一端连接，开关管m3的第一端(漏极)与电源输出端vout连接，开关管m3的第二端(源极)与电源输入端vin和电阻r4的另一端连接。
92.下面结合图9，对开关控制电路的原理进行详细说明。
93.当u1第一次上电时，io0和io1均为输入使能状态，且输出高电平，微处理器或可编程逻辑控制器通过通信总线接口读取io1管脚的电平信息，如果读取到为高电平，则说明io扩展锁存器第一次上电，还未进行初始化，微处理器或可编程逻辑控制器通过通信总线接口对io扩展锁存器u1进行初始化操作，即将io0的状态设置为输出状态，将io0的电平设置成低电平，由于第一次上电时，io1的状态即为输入状态，所以对io1的状态不做设置。
94.io扩展锁存器u1进行初始化后，io0输出低电平，m1的v
gs1
＝0v，m1的d极和s极断开，由于m2的g极通过上拉电阻r2与vcc连接，因此，m2的v
gs2
＝vcc，m2的d极和s极导通，m2导通，则m3的|v
gs3
|＝r1/(r1+r3)*vin>vth，m3的d极和s极导通，即电源输入端vin和电源输出端vout导通。
95.本发明实施例通过io扩展锁存模块对io扩展锁存模块的管脚的状态和电压信息
进行锁存，并输出锁存后的电压，使用锁存后的电压触发开关模块导通，从而导通电源输入端和电源输出端之间的通路，实现为器件进行稳定的供电，不由程序控制开关模块，进而提高系统性能。
96.当第一次上电，io扩展锁存模块未进行初始化时，io扩展锁存模第一端口io0输出高电平，m1导通，m2关闭，m3关闭，电源关闭，也就是电源输入端和电源输出端断开，从而可以保证后级系统上电可控。
97.当mcu对io扩展锁存模块进行初始化后，io扩展锁存模块的第一端口输出低电平，开关模块导通，电源开启，如果需要电源关闭，则mcu可以对io扩展锁存模块进行设置，将io扩展锁存模块的第一端口设置成输出高电平，此时开关模块断开，电源关闭。
98.如图10所示，本发明实施例提供的开关控制电路，还可以包括起滤波作用的第一电容c1、第二电容c2和第三电容c3，第一电容c1的一端与开关管m2的控制端连接，第一电容c1的另一端接地，第二电容c2的一端与开关管m3的控制端连接，第二电容c2的另一端与开关管m3的第二端连接，第三电容c3的一端与开关管m3的控制端连接，第三电容c3的另一端与开关管m3的第一端连接。
99.基于相同的发明构思，本发明实施例还提供一种开关控制方法，如图11所示，包括：
100.s1101、将io扩展锁存模块的第一端口的状态锁存为输出状态，并将所述第一端口的电平锁存为第一电平；
101.s1102、基于所述第一电平导通开关模块之间的通路，以导通电源输入端和电源输出端之间的通路。
102.可选的，所述将io扩展锁存模块的第一端口的状态锁存为输出状态，并将所述第一端口的电平锁存为第一电平之前，还包括：
103.控制所述io扩展锁存模块锁存第一电平，并通过所述第一端口输出。
104.可选的，所述控制io扩展锁存模块锁存第一电平，并通过第一端口输出之前，还包括：
105.读取所述io扩展锁存模块的第二端口的输入电平为第二电平，其中，所述第一端口与所述第二端口连接。
106.下面再对本发明实施例提供的开关控制电路的工作方法进行详细说明。
107.如图12所示，为本发明实施例提供的一种电源控制方法，包括：
108.s1201、mcu启动；
109.这里的mcu启动，包括正常启动、正常重启和异常重启，其中，正常启动时，mcu中的程序会进行初始化操作；正常重启可能是由于程序升级造成的，异常重启可能是由于程序异常造成的。
110.s1202、mcu获取io扩展锁存器第二端口io1输入的电平信息；
111.s1203、mcu判断第二端口io1输入的电平是否为第一电平(低电平)；若是，执行s1207，否则执行s1204；
112.s1204、mcu初始化io扩展锁存器，即将第一端口io0设置为低电平输出；
113.s1205、io扩展锁存器通过第一端口io0输出的低电平，控制开关管m1关闭，开关管m2导通，开关管m3导通；
114.s1206、电源输入端和电源输出端导通，电源开启；
115.s1207、io扩展锁存器通过第一端口io0输出第二电平(高电平)，控制开关管m1导通，开关管m2关闭，开关管m3关闭；
116.s1208、电源输入端和电源输出端断开，电源关闭。
117.本发明实施例中，当mcu检测到io1＝1(高电平)时，说明io扩展锁存器还未进行初始化操作，mcu初始化io扩展锁存器，使得io0＝0(低电平)，输出状态，io1＝0，输入状态。此时，由于io0输出低电平，则m1关闭，m2导通，m3导通，电源正常开启；
118.当mcu检测到io1＝0时，io扩展锁存器已经完成初始化操作，由于io0输出低电平，则m1关闭，m2导通，m3导通，电源正常开启。
119.需要说明的是，本发明实施例中mcu会在启动的时候检测io1的输入电平，其中，mcu启动，可能是第一次上电，也可能是正常重启，还可能是异常重启，异常重启，可能是由于程序出现问题导致的异常重启，由于io扩展锁存器对电源的开启和关闭进行控制，因此在mcu程序出现问题时、程序初始化或程序升级时，不会影响电源输入端和电源输出端之间的通路，提高系统性能。
120.本发明实施例中，mcu检测到io扩展锁存器的io1＝0时，确定io扩展锁存器已经完成初始化操作，不会再对io扩展锁存器进行初始化，减少误操作的风险。
121.基于相同的发明构思，本发明实施例还提供一种电子设备，该电子设备包括如上述所述的开关控制电路。
122.在一种可能的实现方式中，如图13所示，该电子设备除了包括开关控制电路1301，还可以包括被供电模块1302，当电源输入端和电源输出端之间的通路导通时，与电源输入端连接的电源可以为被供电模块供电。
123.被供电模块1302可以为cpu，也可以为其他需要被供电的器件。
124.以上参照示出根据本技术实施例的方法、装置(系统)和/或计算机程序产品的框图和/或流程图描述本技术。应理解，可以通过计算机程序指令来实现框图和/或流程图示图的一个块以及框图和/或流程图示图的块的组合。可以将这些计算机程序指令提供给通用计算机、专用计算机的处理器和/或其它可编程数据处理装置，以产生机器，使得经由计算机处理器和/或其它可编程数据处理装置执行的指令创建用于实现框图和/或流程图块中所指定的功能/动作的方法。
125.相应地，还可以用硬件和/或软件(包括固件、驻留软件、微码等)来实施本技术。更进一步地，本技术可以采取计算机可使用或计算机可读存储介质上的计算机程序产品的形式，其具有在介质中实现的计算机可使用或计算机可读程序代码，以由指令执行系统来使用或结合指令执行系统而使用。在本技术上下文中，计算机可使用或计算机可读介质可以是任意介质，其可以包含、存储、通信、传输、或传送程序，以由指令执行系统、装置或设备使用，或结合指令执行系统、装置或设备使用。
126.显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。