调节器的制作方法

调节器
1.相关申请的交叉引用
2.本技术要求于2021年3月3日提交的申请号为10-2021-0028212的韩国专利申请的优先权，该韩国专利申请通过引用整体并入本文。
技术领域
3.本公开的各个实施例涉及一种调节器，且更特别地，涉及一种将参考电压与反馈电压进行比较并且根据比较结果来调节输出电压的调节器。


背景技术：

4.许多便携式电子器件包括半导体存储器。半导体存储器由于其没有如硬盘驱动器(hdd)的机械驱动部件而表现出出色的稳定性和耐久性。与hdd相比，半导体存储器的功耗更低且数据访问速度更高。配备有半导体存储器的存储装置的示例包括通用串行总线(usb)存储器装置、具有一个或多个接口的存储卡以及固态驱动器(ssd)。


技术实现要素：

5.本公开的各个实施例涉及一种包括主电压调节器和从电压调节器的调节器，其中主电压调节器控制从电压调节器来输出与由主电压调节器生成的电压相等或接近的电压。
6.而且，本公开的各个实施例涉及一种包括多个从电压调节器的调节器，这些从电压调节器被分开操作以减少从电压调节器之间的干扰噪声。
7.此外，本公开的各个实施例涉及一种包括主电压调节器和从电压调节器的调节器，其中主电压调节器和从电压调节器中的每一个都具有串联联接的多个晶体管并且将控制信号施加到相应的晶体管以调节电流的量，从而精确地调节输出电压。
8.此外，本公开的各个实施例涉及一种调节器，该调节器可以通过联接到串联联接的多个晶体管的电容器来减少从外部装置供应的电压的损失。
9.此外，本公开的各个实施例涉及一种调节器，该调节器可以通过附接到控制信号传输器的快速充电开关来将控制信号快速地传送给从电压调节器。
10.在本公开的实施例中，一种调节器可以包括：第一电压调节器，适用于通过将参考电压与反馈电压进行比较来生成比较电压，并且基于比较电压来输出第一电压控制信号和第二电压控制信号；多个第二电压调节器，适用于接收第一电压控制信号和第二电压控制信号，基于第一电压控制信号和第二电压控制信号来生成电压，并且输出所生成的电压；以及多个控制信号传输器，适用于从第一电压调节器接收第一电压控制信号和第二电压控制信号，并且将接收到的电压控制信号传送给多个第二电压调节器。
11.在本公开的实施例中，一种控制器可以包括主机接口和调节器，该主机接口包括：接收器电路，适用于从主机接收数据；传输器电路，适用于向主机传输数据，该调节器适用于将电力供应给接收器电路和传输器电路，其中调节器包括：第一电压调节器，适用于通过将参考电压与反馈电压进行比较来生成比较电压，并且基于比较电压来输出第一电压控制
信号和第二电压控制信号；多个第二电压调节器，适用于接收第一电压控制信号和第二电压控制信号，基于第一电压控制信号和第二电压控制信号来生成电压，并且输出所生成的电压；以及控制信号传输器，适用于从第一电压调节器接收第一电压控制信号和第二电压控制信号，并且将接收到的电压控制信号传送给多个第二电压调节器。
12.根据本公开，一种调节器电路可以包括：主电压调节器，被配置为将参考电压与输出电压进行比较，并且基于比较结果来输出第一电压控制信号和第二电压控制信号，第一电压控制信号的电压电平大于第二电压控制信号的电压电平；控制信号传输器，被配置为接收第一电压控制信号和第二电压控制信号，并且以第一速度输出第一电压控制信号和第二电压控制信号作为第一控制信号和第二控制信号，或者以第二速度输出第一电压控制信号和第二电压控制信号作为第三控制信号和第四控制信号，第二速度低于第一速度；以及一个或多个从电压调节器，每个从电压调节器被配置为接收第一控制信号和第二控制信号或者接收第三控制信号和第四控制信号并且生成具有基于第一控制信号和第二控制信号而调整的或者基于第三控制信号和第四控制信号而调整的电压范围的操作电压。
13.根据本公开的实施例，调节器可以包括主电压调节器和从电压调节器，并且主电压调节器可以控制从电压调节器来输出与主电压调节器生成的电压相等或接近的电压。
14.此外，调节器可以包括被分开操作以减少从电压调节器之间的干扰噪声的多个从电压调节器。
15.此外，调节器可以包括主电压调节器和从电压调节器，并且主电压调节器和从电压调节器中的每一个可以具有串联联接的多个晶体管并且将控制信号施加到相应的晶体管以调节电流的量，从而精确地调节输出电压。
16.此外，调节器可以通过联接到串联联接的多个晶体管的电容器来减少从外部供应的电压的损失。
17.此外，调节器可以通过附接到控制信号传输器的快速充电开关将控制信号快速地传送给从电压调节器。
附图说明
18.图1是示意性地示出根据本公开的实施例的包括存储器系统的数据处理系统的示例的示图。
19.图2是示出根据本公开的实施例的调节器的配置的示图。
20.图3是示出根据本公开的实施例的主电压调节器的示图。
21.图4是示出根据本公开的实施例的控制信号传输器的示图。
22.图5是示出根据本公开的实施例的从电压调节器的示图。
具体实施方式
23.在下文中，将参考附图详细地描述本公开的实施例。应当理解的是，以下描述将集中于理解根据实施例的操作所需的部分，并且将排除对其它部分的描述，以免不必要地混淆本公开的主题。
24.图1示出根据本公开的实施例的可以包括与存储器系统110接合或联结的主机102的数据处理系统100。
25.主机102可以包括便携式电子装置(例如，移动电话、mp3播放器、膝上型计算机等)或者诸如台式计算机、游戏机、电视(tv)、投影仪等的电子装置。
26.主机102还可以包括至少一个操作系统(os)以管理和控制主机102的功能和操作。例如，os可以提供与存储器系统110接合的主机102与存储器系统110的用户之间的互操作性。os可以支持与用户请求相对应的功能和操作。
27.作为示例而非限制，例如，根据主机102的移动性，os可以是通用操作系统和移动操作系统。根据系统要求或用户环境，通用操作系统可以是例如个人操作系统或企业操作系统。个人操作系统(例如，windows、chrome等)可以用于支持各种用途的服务。包括windows servers、linux、unix等的企业操作系统可以专门用于确保和支持高性能。
28.移动操作系统可以基于例如android、ios、windows mobile或类似的系统。移动操作系统可以用于支持针对移动性的服务或功能(例如，省电功能)。在一个实施例中，主机102可以包括多个操作系统，并且可以基于用户请求来运行与存储器系统110联结的多个操作系统。主机102可以将与用户请求相对应的多个命令传输给存储器系统110，从而在存储器系统110内执行与命令相对应的操作。
29.存储器系统110可以响应于来自主机102的请求而操作或执行特定功能或操作，例如，可以存储将由主机102访问的数据。存储器系统110可以用作主机102的主存储器系统或辅助存储器系统。存储器系统110可以采用与主机102电联接的各种类型的存储装置中的一种来实施并且可以根据主机接口的通信标准或协议与主机102通信。存储装置的非限制性示例包括：固态驱动器(ssd)、多媒体卡(mmc)、嵌入式mmc(emmc)、缩小尺寸的mmc(rs-mmc)、微型mmc、安全数字(sd)卡、迷你sd、微型sd、通用串行总线(usb)存储装置、通用闪存(ufs)装置、紧凑式闪存(cf)卡、智能媒体(sm)卡、记忆棒等。
30.用于存储器系统110的存储装置可以通过易失性存储器装置(例如，动态随机存取存储器(dram)和静态ram(sram))和/或非易失性存储器装置(例如，只读存储器(rom)、掩膜rom(mrom)、可编程rom(prom)、可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、铁电ram(fram)、相变ram(pram)、磁阻ram(mram)、电阻式ram(rram或reram)、闪速存储器等)来实施。
31.存储器系统110可以包括控制器130和存储器装置150。存储器装置150可以存储将由主机102访问的数据。控制器130可以控制数据在存储器装置150中的存储。
32.控制器130和存储器装置150可以集成到单个半导体装置中，该单个半导体装置例如可以是如上例示的存储器系统类型中的任何类型。作为示例而非限制，控制器130和存储器装置150可以集成到单个半导体装置中。控制器130和存储器装置150可以集成到ssd中以提高操作速度。当存储器系统110被用作ssd时，连接到存储器系统110的主机102的操作速度可以比在硬盘驱动器(hdd)下所实施的主机102的操作速度提高得更多。
33.另外，控制器130和存储器装置150可以集成到一个半导体装置中以形成存储卡，诸如pc卡(pcmcia)、紧凑式闪存卡(cf)、诸如智能媒体卡(例如，sm、smc)的存储卡、记忆棒、多媒体卡(例如，mmc、rs-mmc、微型mmc)、安全数字(sd)卡(例如，sd、迷你sd、微型sd、sdhc)、通用闪速存储器等。
34.存储器系统110可以被配置为例如以下装置的一部分：计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板、平板电脑、无线电话、移动
电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航系统、黑匣子、数码相机、数字多媒体广播(dmb)播放器、3维(3d)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、构成数据中心的存储装置、能够在无线环境下传输和接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、射频识别(rfid)装置、或构成计算系统的各种组件之一。
35.存储器装置150可以是非易失性存储器装置，并且可以在即使不供电时也在其中保持对数据的存储。存储器装置150可以通过写入操作来存储从主机102提供的数据，并且可以通过读取操作来向主机102提供所存储的数据。存储器装置150可以包括多个存储块152、154、156，多个存储块152、154、156中的每一个可以包括多个页面。页面中的每一个可以包括与字线(wl)电联接的多个存储器单元。存储器装置150还包括多个存储器管芯，多个存储器管芯中的每一个包括多个平面，并且平面中的每一个包括多个存储块152、154、156。存储器装置150可以是非易失性存储器装置。非易失性存储器装置的示例包括具有三维堆叠结构的闪速存储器。
36.控制器130可以控制存储器装置150的全部操作，诸如读取操作、写入操作、编程操作和擦除操作。例如，控制器130可以响应于来自主机102的请求而控制存储器装置150。控制器130可以向主机102提供从存储器装置150读取的数据。控制器130可以将主机102提供的数据存储到存储器装置150。
37.控制器130可以包括全部经由内部总线可操作地联接的主机接口(i/f)132、处理器134、闪存转换层(ftl)40、电源管理单元(pmu)140、存储器接口(i/f)142和存储器144。
38.主机接口132可以处理来自主机102的命令和数据，并且可以通过各种通信标准或接口协议中的至少一种来与主机102通信。通信标准或接口协议的示例包括：通用串行总线(usb)、多媒体卡(mmc)、高速外围组件互连(pci-e或pcie)、小型计算机系统接口(scsi)、串列scsi(sas)、串行高级技术附件(sata)、并行高级技术附件(pata)、增强型小型磁盘接口(esdi)和电子集成驱动器(ide)。可以通过称为主机接口层(hil)的固件来驱动主机接口132。主机接口132可以用于与主机102交换数据，并且包括链路层135和物理层136。物理层136可以向主机102提供电信号，并且从主机102接收电信号。在实施例中，物理层136可以支持移动工业处理器接口(mipi)m-phy协议。
39.作为物理层136的上层的链路层135可以把将待传输到主机102的消息转换成电信号并且向物理层136提供该电信号。此外，链路层135可以检查从物理层136输入的电信号是否有效，并且将该电信号转换成消息。在实施例中，链路层135可以支持mipi unipro协议。
40.物理层136可以包括：用于从主机102接收电信号的接收器电路(未示出)，用于将电信号传输给主机102的传输器电路(未示出)，用于控制供应给接收器电路和传输器电路的相位的相位控制电路(未示出)，以及用于将电力供应给接收器电路、传输器电路和相位控制电路的调节器200。
41.调节器200可以包括主电压调节器和多个从电压调节器。主电压调节器可以将从主电压调节器的外部供应的参考电压与从主电压调节器的内部反馈的电压进行比较。进一步，主电压调节器可以生成用于控制由从电压调节器生成的电压的控制信号，并且将该控制信号传输给从电压调节器。多个从电压调节器可以分别响应于接收器电路、传输器电路
和相位控制电路而向接收器电路、传输器电路和相位控制电路供电。下面将描述调节器200的详细配置。
42.ftl 40还可以包括错误校正码(ecc)组件138，ecc组件138可以校正在存储器装置150中处理的数据的一个或多个错误位，并且ecc组件138可以包括ecc编码器和ecc解码器。ecc编码器可以对将被编程在存储器装置150中的数据执行错误校正编码，以便生成添加了一个或多个奇偶校验位的经编码的数据。经编码的数据可以由ecc编码器存储在存储器装置150中。当控制器130读取存储器装置150中存储的数据时，ecc解码器可以检测和校正从存储器装置150读取的数据中的错误。例如，在对从存储器装置150读取的数据执行错误校正解码之后，ecc组件138可以确定错误校正解码是否成功并且输出指令信号(例如，校正成功信号或校正失败信号)。
43.ecc组件138可以使用在ecc编码过程期间生成的奇偶校验位来校正读取的数据的错误位。当错误位的数量大于或等于可校正错误位的阈值数量时，ecc组件138可以不校正错误位，而是可以输出指示校正错误位失败的错误校正失败信号。
44.ecc组件138可以使用各种代码中的任意一种来执行错误校正操作。代码的示例包括：低密度奇偶校验(ldpc)码、博斯-查德胡里-霍昆格姆(bose-chaudhuri-hocquenghem，bch)码、turbo码、里德-所罗门(reed-solomon，rs)码、卷积码、递归系统码(rsc)、网格编码调制(tcm)和块编码调制(bcm)以及其他代码。ecc组件138还可以包括用于基于代码中的至少一种来执行错误校正操作的各种电路、模块、系统或装置。
45.在图1所示的实施例中，ftl 40包括ecc组件138。在另一实施例中，ecc组件138可以被实现为控制器130中的单独的模块、电路、固件、指令等。
46.pmu 140可以管理控制器130的电源。
47.存储器接口142可以用作用于处理在控制器130与存储器装置150之间传送的命令和数据的接口，以便允许控制器130响应于来自主机102的请求而控制存储器装置150。当存储器装置150是包括但不限于nand闪速存储器的闪速存储器时，在处理器134的控制下，存储器接口142可以生成用于存储器装置150的控制信号并且可以处理输入到存储器装置150中或从存储器装置150输出的数据。存储器接口142可以用作用于处理控制器130与存储器装置150之间的命令和数据的接口。例如，出于处理控制器130与存储器装置150之间的操作的目的，存储器接口142可以用作nand闪存接口。在实施例中，存储器接口142可以通过用作用于与存储器装置150交换数据的组件的固件(例如，闪存接口层(fil))来实施。
48.存储器144可以支持由存储器系统110和控制器130执行的操作。存储器144可以存储与存储器系统110和控制器130中的操作有关或者为存储器系统110和控制器130中的操作而传递的临时或事务性数据。控制器130可以响应于来自主机102的请求而控制存储器装置150。控制器130可以将从存储器装置150读取的数据传递给主机102。控制器130可以将通过主机102输入的数据存储在存储器装置150内。存储器144可以用于为控制器130和存储器装置150存储数据以执行诸如读取操作或编程/写入操作的操作。
49.存储器144可以利用例如静态随机存取存储器(sram)、动态随机存取存储器(dram)或两者的易失性存储器来实施。在图1所示的实施例中，存储器144被设置在控制器130内。在另一实施例中，存储器144可以是外部的并且联接到控制器130。例如，存储器144可以被实现为具有存储器接口的外部易失性存储器，该存储器接口在存储器144与控制器
130之间传送数据和/或信号。
50.存储器144可以存储用于执行诸如主机102请求的数据写入和数据读取的操作的数据，和/或针对诸如垃圾收集和损耗均衡的后台操作而在存储器装置150与控制器130之间传送的数据。根据实施例，为了支持存储器系统110中的操作，存储器144可以包括以下中的一个或多个：程序存储器、数据存储器、写入缓冲器/高速缓存、读取缓冲器/高速缓存、数据缓冲器/高速缓存、映射缓冲器/高速缓存等。
51.处理器134可以例如利用微处理器或中央处理单元(cpu)来实施。在一个实施例中，存储器系统110可以包括一个或多个处理器134。处理器134可以控制存储器系统110的全部操作。作为示例而非限制，处理器134可以响应于从主机102输入的写入请求或读取请求来控制存储器装置150的编程操作或读取操作。根据实施例，处理器134可以使用或运行指令(例如，固件)以控制存储器系统110的全部操作。在一个实施例中，固件可以指闪存转换层(ftl)。ftl可以作为主机102与存储器装置150之间的接口来操作。主机102可以通过ftl将对写入操作和读取操作的请求传输给存储器装置150。
52.例如，控制器130可以使用处理器134(例如，被实施为微处理器或中央处理单元(cpu))来在存储器装置150中执行从主机102请求的操作。处理器134可以与存储器装置150接合以处置与来自主机102的命令相对应的指令或命令。例如，控制器130可以将前台操作作为与来自主机102的命令相对应的命令操作来执行。命令的示例包括与写入命令相对应的编程操作、与读取命令相对应的读取操作、与擦除/丢弃命令相对应的擦除/丢弃操作、以及与带有设置命令的设置参数命令或设置特征命令相对应的参数设置操作。
53.在一个实施例中，控制器130可以通过处理器134对存储器装置150执行后台操作。作为示例而非限制，针对存储器装置150的后台操作包括将(存储器装置150中的存储块152、154、156之中的)存储块中存储的数据复制和存储到另一存储块的操作，例如，垃圾收集(gc)操作。后台操作可以包括将存储块152、154、156中的至少一个中存储的数据移动或交换到存储块152、154、156中的至少另一个中的操作，例如，损耗均衡(wl)操作。
54.在后台操作期间，控制器130可以使用处理器134将(控制器130中存储的)映射数据存储到存储器装置150中的存储块152、154、156中的至少一个，例如，映射清除操作。检查或搜索存储块152、154、156之中的坏块的坏块管理操作是可以由处理器134执行的后台操作的另一示例。
55.在存储器系统110中，控制器130可以执行与从主机102输入的命令相对应的多个命令操作。例如，当顺序地、随机地或交替地执行与编程命令相对应的编程操作、与读取命令相对应的读取操作和与擦除命令相对应的擦除操作时，控制器130可以确定哪个(哪些)通道或通路(way)适用于或适合于执行每个操作。通道或通路可以是将例如控制器130连接到存储器150中的多个存储器管芯的通道或通路。
56.控制器130可以经由所确定的用于执行每个操作的通道或通路来传输数据或指令。存储器150中的存储器管芯可以在相应的操作完成之后基于相同的通道或通路来传输操作结果。然后，控制器130可以将响应或确认信号传输给主机102。在实施例中，控制器130可以检查每个通道或每个通路的状态。响应于来自主机102的命令，控制器130可以基于每个通道或通路的状态来选择至少一个通道或通路，从而可以经由所选择的通道或通路来传递指令和/或带有数据的操作结果。
57.作为示例而非限制，控制器130可以识别关于与存储器装置150中的存储器管芯相关联的通道(或通路)的状态。例如，控制器130可以将每个通道或每个通路的状态确定为忙碌状态、就绪状态、活动状态、空闲状态、正常状态或异常状态或其各种组合。控制器130确定指令(和/或数据)通过哪个通道或通路传递可以与物理块地址相关联，例如，指令(和/或数据)被传递到哪个(哪些)管芯。
58.在一个实施例中，控制器130可以参考从存储器装置150传递的描述符。描述符可以包括例如一个或多个参数的块或页面，该一个或多个参数的块或页面描述与存储具有预定格式或结构的数据的存储器装置150相关的特征。描述符可以包括例如装置描述符、配置描述符、单元描述符或类似的类型的描述符。控制器130可以参考或使用描述符来确定经由哪个(或哪些)通道或通路来交换指令或数据。
59.图2是示出根据本公开的实施例的调节器200的配置的示图。参照图2，调节器200可以包括主电压调节器220、控制信号传输器240和从电压调节器260。图2示出调节器200包括一个主电压调节器220、一个控制信号传输器240和一个从电压调节器260。然而，调节器200可以包括多个控制信号传输器240和多个从电压调节器260，它们联接到一个主电压调节器220。也就是说，调节器200中包括的控制信号传输器240和从电压调节器260的数量可以各自对应于接收电力的电路的数量。
60.主电压调节器220可以生成用于控制从电压调节器260来生成和输出电压的控制信号，并且将控制信号传送到控制信号传输器240。
61.主电压调节器220可以将从主电压调节器220的外部供应的参考电压与从主电压调节器220的内部反馈的电压进行比较。进一步，主电压调节器220可以生成用于控制从电压调节器260生成的电压的控制信号231和232，并且将控制信号231和232传送到控制信号传输器240。
62.控制信号231和232可以指示用于控制从电压调节器260生成的电压的大小的信号。从电压调节器260可以接收控制信号231和232，生成与控制信号231和232相对应的电压，并且将所生成的电压传送到主机接口132的每个电路。
63.具体地，当参考电压高于反馈电压时，主电压调节器220可以调节控制信号231和232以增加由从电压调节器260输出的电压。此外，当参考电压低于反馈电压时，主电压调节器220可以调节控制信号231和232以减小由从电压调节器260输出的电压。控制信号231和232是将被施加到从电压调节器260的电压。当参考电压高于反馈电压时，主电压调节器220可以升高控制信号231和232的电压电平并且输出控制信号231和232。另一方面，当参考电压低于反馈电压时，主电压调节器220可以降低控制信号231和232的电压电平并且输出控制信号231和232。
64.控制信号传输器240可以位于主电压调节器220与从电压调节器260之间。控制信号传输器240可以从主电压调节器220接收控制信号231和232并且将接收到的控制信号231和232传送到从电压调节器260。控制信号传输器240可以在正常模式或快速模式下将控制信号231和232传送到从电压调节器260。当在快速模式下操作时，控制信号传输器240可以比在正常模式下更快地将从主电压调节器220接收的控制信号231和232传送到从电压调节器260。
65.从电压调节器260可以从控制信号传输器240接收控制信号231和232。从电压调节
器260可以生成具有与控制信号231和232相对应的大小的电压，并且将所生成的电压传送到主机接口120的每个电路。
66.主电压调节器220和从电压调节器260可以被配置为具有相同的结构或相似的结构。主电压调节器220可以生成与从电压调节器260将输出的电压相等或接近的电压，并且可以将所生成的电压作为反馈电压与参考电压进行比较。
67.也就是说，从电压调节器260可以根据由主电压调节器220传输的控制信号231和232来生成与由主电压调节器220生成的反馈电压相等或接近的电压。
68.图3是示出根据本公开的实施例的主电压调节器的示图，例如，具体为图2的主电压调节器220。参照图3，主电压调节器220可以包括比较器201、控制晶体管202、地联接晶体管203、第一主晶体管207、串联联接到第一主晶体管207的第二主晶体管208、主驱动晶体管206、第一主电容器204、第二主电容器205、第一电阻器209和第二电阻器210。
69.比较器201可以被配置为运算放大器(op-amp)。比较器201可以通过接收第一驱动电压和地电压来驱动。比较器201可以具有正(+)端(即，非反相端)和负(-)端(即，反相端)，参考电压被输入到正端，第一电阻器209与第二电阻器210之间的电压作为反馈电压被输入到负端。
70.比较器201的输出可以联接到控制晶体管202的栅极、第一主晶体管207的栅极和第一主电容器204的一端。第一主电容器204的另一端可以联接到地。
71.控制晶体管202的漏极可以被配置为接收第一驱动电压，并且控制晶体管202的源极可以联接到地联接晶体管203的漏极。
72.控制晶体管202的源极和地联接晶体管203的漏极可以联接到第二主晶体管208的栅极。第二主电容器205的一端可以联接到控制晶体管202的源极、地联接晶体管203的漏极和第二主晶体管208的栅极。第二主电容器205的另一端可以联接到地。地联接晶体管203的源极可以联接到地。地联接晶体管203可以一直导通并且可以作为电流源操作。
73.在示出的图3的示例中，控制晶体管202和地联接晶体管203可以采用nmos晶体管来实施。然而，控制晶体管202和地联接晶体管203可以采用pmos晶体管或者采用nmos晶体管和pmos晶体管的组合来实施。
74.可以将第二驱动电压施加到主驱动晶体管206的源极。主驱动晶体管206的漏极可以联接到第一主晶体管207的漏极。第一主晶体管207的源极可以联接到第二主晶体管208的漏极。第一主晶体管207和第二主晶体管208可以串联联接以降低从第二驱动电压传送的外部电压衰减的电源抑制比(psrr)。
75.主驱动晶体管206可以允许有电流或没有电流流入第一主晶体管207和第二主晶体管208。
76.也就是说，当设定电压(例如，负电压)被施加到主驱动晶体管206的栅极时，主驱动晶体管206导通以使电流通过联接到主驱动晶体管206的第一主晶体管207和第二主晶体管208，并且在第一电阻器209与第二电阻器210之间生成分压。
77.另一方面，当设定电压(例如，0v或更大的电压)被施加到主驱动晶体管206的栅极时，主驱动晶体管206截止，并且没有电流流过联接到主驱动晶体管206的第一主晶体管207和第二主晶体管208。
78.此外，第二主晶体管208的源极可以联接到第一电阻器209的一端。第一电阻器209
的另一端串联联接到第二电阻器210的一端。第二电阻器210的另一端联接到地。在第一电阻器209与第二电阻器210之间生成的电压可以被反馈到比较器201的负端，并且与参考电压进行比较。
79.为了描述主电压调节器220的操作，参考电压、第一驱动电压和第二驱动电压分别以0.75v、2v和1.2v为例。此时，主驱动晶体管206已导通，即，负电压已被施加到主驱动晶体管206的栅极。
80.当反馈到比较器201的负端的电压低于0.75v的参考电压时，与2v的第一驱动电压接近的电压从比较器201输出，并且被施加到控制晶体管202和地联接晶体管203的栅极。
81.然后，控制晶体管202和地联接晶体管203导通，并且电流被存储在第一主电容器204和第二主电容器205中。
82.当电流被存储在第一主电容器204中使得第一主电容器204的电压达到足以驱动第一主晶体管207的电压时，第一主晶体管207导通。类似地，当电流被存储在第二主电容器205中使得第二主电容器205的电压达到足以驱动第二主晶体管208的电压时，第二主晶体管208导通。因此，当电流流过第一电阻器209和第二电阻器210时，在第一电阻器209与第二电阻器210之间生成分压。分压被反馈到比较器201的负端，并且与参考电压进行比较。
83.此外，联接到第一主晶体管207和第二主晶体管208的栅极的第一主电容器204和第二主电容器205可以降低外部电压衰减的psrr。因此，电压可以被稳定地供应到第一主晶体管207和第二主晶体管208的栅极。
84.由于参考电压高于反馈到比较器201的负端的电压，因此从比较器201输出的电压更接近第一驱动电压，并且更高的电压被施加到第一主晶体管207和第二主控晶体管208。因此，更大量的电流流过第一电阻器209和第二电阻器210，从而升高在第一电阻器209与第二电阻器210之间生成并且被反馈到比较器201的负端的电压，即，由从电压调节器260输出的电压。
85.当反馈到比较器201负端的电压高于0.75v的参考电压时，从比较器201输出的电压降低，并且降低后的电压被施加到控制晶体管202和地联接晶体管203的栅极。
86.在这种情况下，由于降低后的电压被施加到第一主晶体管207和第二主晶体管208，因此流过第一主晶体管207和第二主晶体管208的电流的量减少。而且，在第一电阻器209与第二电阻器210之间生成并且被反馈到比较器201的负端的电压(即由从电压调节器260输出的电压)降低。
87.主电压调节器220可以将施加到第一主晶体管207的栅极的电压和施加到第二主晶体管208的栅极的电压作为控制信号231和232传送到控制信号传输器240。进一步，控制信号231和232可以用于控制从电压调节器260来调节输出电压。
88.图4是示出根据本公开的实施例的控制信号传输器的示图，例如，具体为图2的控制信号传输器240。参照图4，控制信号传输器240包括第一控制信号传输器254和第二控制信号传输器255。第一控制信号传输器254和第二控制信号传输器255分别包括控制信号输入端249和250、控制信号输出端251和252、快速充电开关242和244、工作开关241和243、电阻器245和246以及电容器247和248。
89.控制信号输入端249和250可以分别联接到主电压调节器220的第一主控制信号输出端211和第二主控制信号输出端212。具体地，第一控制信号传输器254的第一控制信号输
入端249可以联接到主电压调节器220的第一主控制信号输出端211。第二控制信号传输器255的第二控制信号输入端250可以联接到主电压调节器220的第二主控制信号输出端212。
90.第一控制信号传输器254的第一控制信号输出端251和第二控制信号传输器255的第二控制信号输出端252可以联接到从电压调节器260的控制信号输入端。具体地，第一控制信号传输器254的第一控制信号输出端251可以联接到从电压调节器260的第一控制信号输入端。第二控制信号传输器255的第二控制信号输出端252可以联接到从电压调节器260的第二控制信号输入端。
91.第一控制信号传输器254的工作开关241和第二控制信号传输器255的工作开关243可以分别串联联接到电阻器245和246。快速充电开关242和244可以分别并联联接到工作开关241和243以及电阻器245和246。分别并联联接的工作开关241和243、电阻器245和246以及快速充电开关242和244各自的一端可以联接到主电压调节器220的控制信号输出端，并且另一端联接到从电压调节器260的控制信号输入端。电容器247和248的一端可以联接到分别并联联接到从电压调节器260的控制信号输入端的快速充电开关242和244、工作开关241和243以及电阻器245和246。电容器247和248的另一端可以联接到地。
92.当在控制信号传输器240的快速充电开关242和244处于关断状态并且工作开关241和243处于接通状态时控制信号通过主电压调节器220的主控制信号输出端211和212被施加到控制信号传输器240的控制信号输入端249和250时，控制信号可以通过工作开关241和243被施加到电阻器245和246以对电容器247和248充电。电容器247和248中存储的电压可以通过控制信号输出端251和252被传送到从电压调节器260。如主电压调节器220的情况那样，可以采用特定电压或更高电压对电容器247和248充电，该特定电压或更高电压可以导通联接到从电压调节器260的控制信号输入端的晶体管。
93.控制信号传输器240可以将快速充电开关242与244改变为接通状态，并且将工作开关241与243改变为关断状态，使得与工作开关241和243处于接通状态时相比，控制信号可以更快地被传送到从电压调节器260。也就是说，当快速充电开关242和244处于接通状态而工作开关241和243处于关断状态时，控制信号不通过电阻器245和246，因此可以对电容器247和248快速充电。因此，电容器247和248的电压可以更快地达到将被传送到从电压调节器260的电压。
94.此外，如主电压调节器220，电容器247和248可以降低外部电压衰减的psrr，使得电压可以被稳定地供应到从电压调节器260。
95.控制信号传输器240可以将两个控制信号传送到从电压调节器260，使得从电压调节器260可以执行精确的电压控制。也就是说，控制信号传输器240可以通过第一控制信号输出端251将电压的范围较高的控制信号传送到从电压调节器260，并且通过第二控制信号输出端252将与施加到第一控制信号输出端251的控制信号相比电压的范围更低的控制信号传送到从电压调节器260。从电压调节器260可以通过具有不同范围的两个控制信号来调节最终由从电压调节器260输出的电压，使得该电压变得与主电压调节器220生成的电压相等或接近
96.图5是示出根据本公开的实施例的从电压调节器的示图，例如，具体为图2的从电压调节器260。参照图5，从电压调节器260包括从驱动晶体管261、第一从晶体管262、第二从晶体管263、输出电阻器264、分压晶体管265和输出电容器266。
97.从驱动晶体管261的源极可以接收第二驱动电压，并且从驱动晶体管261的漏极可以联接到第一从晶体管262的漏极。此外，第一从晶体管262的源极可以联接到第二从晶体管263的漏极，并且第二从晶体管263的漏极可以联接到输出电阻器264的一端和输出电容器266的一端。输出电容器266的另一端可以联接到地，并且输出电容器266可以通过输出电压端269来输出输出电压。此外，输出电阻器264的另一端可以联接到分压晶体管265的漏极，并且分压晶体管265的源极可以联接到地。
98.第一从晶体管262的栅极可以通过与第一控制信号传输器254的第一控制信号输出端251相对应的第一从控制信号输入端267来联接到第一控制信号传输器254。第二从晶体管263的栅极可以通过与第二控制信号传输器255的第二控制信号输出端252相对应的第二从控制信号输入端268来联接到第二控制信号传输器255。
99.从第一控制信号传输器254传送的控制信号和从第二控制信号传输器255传送的控制信号分别被施加到第一从晶体管262的栅极和第二从晶体管263的栅极。此时，电压的范围较高的控制信号可以被施加到第一从晶体管262的栅极，并且与比施加到第一从晶体管262的栅极的控制信号相比电压的范围更低的控制信号可以被施加到第二从晶体管263的栅极。
100.当电压被施加到第一从晶体管262的栅极时，流过第一从晶体管262的电流的量可以增加到所施加的电压的预定范围。此外，当电压被施加到第二从晶体管263的栅极时，流过第二从晶体管263的电流的量可以增加到所施加的电压的预定范围。从电压调节器260可以分别从第一控制信号传输器254和第二控制信号传输器255接收不同电压范围的控制信号。进一步，从电压调节器260可以不同地控制施加到第一从晶体管262的栅极和第二从晶体管263的栅极的电压，从而调节流过从电压调节器260的输出电阻器264的电流的量并且调节输出到输出电压端269的电压。
101.为了保持分压晶体管265的导通状态，用于导通分压晶体管265的电压可以一直被施加到分压晶体管265的栅极。当较高电压被施加到分压晶体管265的栅极时，大量电流流过输出电阻器264，使得通过输出电压端269输出较高电压。当分压晶体管265不导通时，可以使分压晶体管265浮置(floated)，从而使得通过输出电压端269输出较高电压。因此，可以将如下电压施加到分压晶体管265的栅极：通过该电压，由流过第二从晶体管263的电流在输出电阻器264两端形成的电压与分压晶体管265的漏极和源极之间的电压的总和变成预定值。例如，预定值可以是0.8v。
102.从电压调节器260的第一从晶体管262和第二从晶体管263可以以与主电压调节器220的第一主晶体管207和第二主晶体管208相同的方式来配置。进一步，可以将施加到第一主晶体管207的栅极和第二主晶体管208的栅极的电压作为控制信号传送到从电压调节器260。因此，从电压调节器260输出与在主电压调节器220的第一电阻器209与第二电阻器210之间生成的电压相等或接近的电压。
103.从电压调节器260的从驱动晶体管261可以被配置为pmos晶体管。当负电压被施加到pmos晶体管时，从驱动晶体管261被驱动。当0v或更高的电压被施加到pmos晶体管时，从驱动晶体管261不被驱动，因此没有电流流过第一从晶体管262和第二从晶体管263。因此，从电压调节器260不工作。
104.在实施例中，主电压调节器220和从电压调节器260可以被配置为使得主电压调节
器220可以控制从电压调节器260来输出与主电压调节器220生成的电压相等或者接近的电压。
105.此外，多个从电压调节器260可以彼此分开工作，从而减少从电压调节器260之间的干扰噪声。
106.此外，在主电压调节器220和从电压调节器260中的每一个中，多个晶体管可以串联联接，并且控制信号可以被施加到各个晶体管以调节电流的量，这使得可以精确地调节输出电压。
107.此外，电容器可以分别联接到串联联接的多个晶体管，并且减少从外部提供的电压的损失。
108.此外，快速充电开关可以附接到控制信号传输器以将控制信号传送到从电压调节器。
109.尽管已经出于说明目的描述了各个实施例，但是对于本领域技术人员将显而易见的是，在不脱离如所附的权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。此外，可以组合实施例以形成另外的实施例。