一种采样保持结构的低功耗带隙基准电路及工作方法与流程

：
1.本发明属于集成电路设计领域，具体涉及一种采样保持结构的带隙基准电路。


背景技术：

2.近十年来，随着便携式小型设备的发展和物联网设备的普及，人们对于设备中的芯片在集成度和许航能力上有更高的要求，因此一个低功耗高精度的基准电压电路对于整个电路系统是十分重要的。
3.在设备的电源管理系统中，一般需要一个高精度与电源和温度无关的基准电压，而在超低功耗的条件下，很难保证基准电压的精度、电源抑制比和线性调整率方面的指标。传统的带隙基准源，如图1所示，由运算放大器、晶体管、三极管和电流镜组成，其组成电路简单但由于其包含运算放大器，会有额外的支路消耗电流，造成功耗损失，不适用于超低功耗场景。且在电源系统中带隙基准电压一般需要连接误差放大器，误差放大器的另一端一般连接输出电压，而由于误差放大器的大尺寸输入对管，如果输出负载有较大的的瞬间变动，会有比较大的过冲和下冲，以回踢噪声的形式作用于带隙基准上，而低功耗带隙基准的带宽和压摆率有限，会导致带隙基准工作点波动，从而影响到其他模块电路工作。


技术实现要素：

4.为解决上述技术存在的缺陷，本发明提供一种采样保持结构的带隙基准电路，在保持超低功耗的同时还可以解决上述问题。
5.本发明提供了一种采样保持结构的低功耗带隙基准电路，包括：低功耗带隙基准电路、唤醒电路和采样保持电路模块，其中，所述低功耗带隙基准电路用于产生与电源电压和温度无关的基准电压；所述唤醒电路用于提供启动电压，使处于休眠模式的低功耗带隙基准电路快速切换到正常工作模式；所述采样保持电路用于对低功耗带隙基准电路的输出电压进行采样保持，以供芯片其他模块使用。
6.本发明的一个实施例中，所述的采样保持结构的低功耗带隙基准电路，其特征在于，所述唤醒电路与所述低功耗带隙基准电路连接，所述采样保持电路与所述低功耗带隙基准电路连接。
7.根据权利要求1所述的采样保持结构的低功耗带隙基准电路，其特征在于，所述低功耗带隙基准核心电路输入端接第一偏置电压vbias1、第一控制信号en和第二控制信号nen，输出端接第一输入输出信号vn1和第二输入输出信号vn2；所述唤醒电路输入端接第二偏置电压vbias2、第三偏置电压 vbias3和第三控制信号wake-up pulse，输出端接第一输入输出信号vn1和第二输入输出信号vn2；所述采样保持模块输入端接第四控制信号sample pulse和第二输入输出信号 vn2，输出端接第一输出信号vref。
8.本发明的一个实施例中，所述的采样保持结构的低功耗带隙基准电路，其特征在于，带隙基准核心电路包括不少于 7个晶体管m1～m7、2个三极管q1和q2和2个电阻r1和r2 组成，休眠使能管包括不少于4个晶体管m8～m11组成，其中，
9.晶体管m5和晶体管m6尺寸相同，三极管q1和三极管q2发射级面积比例为1:n，且n大于1，电阻r2的阻值大于电阻r1的阻值，晶体管m3、m4和m7采用中等阈值电压或者低阈值电压管。
10.本发明的一个实施例中，所述的采样保持结构的低功耗带隙基准电路，其特征在于所述的唤醒电路，包括不少于3个晶体管k12～k15其中，
11.k12晶体管和k15晶体管采用低阈值电压管，第三控制信号wake-uppulse为负脉冲或脉宽较大的电压信号。
12.根据权利要求2所述所述的采样保持结构的低功耗带隙基准电路，其特征在于，所述的采样保持电路，包括第十六晶体管s16，第一电容c1，其中，
13.第十六晶体管s16栅极与第四控制信号samplepulse连接，第十六晶体管s16源极、第一电容c1一端与第一输出信号vref连接，第一电容c1一端与地连接，第四控制信号samplepulse为负脉冲或脉宽较大的电压信号，电容c1容值不低于2pf。
14.本发明的又一实施例中，提供了一种采样保持结构的低功耗带隙基准电路工作方法，其特征在于，所述工作方法包含如下步骤：
15.步骤1：正常工作模式下，第一控制信号en处于地电位，第二控制信号nen处于电源电位，第三控制信号wake-uppulse处于电源电位，第四控制信号samplepulse处于电源电位，使得低功耗带隙基准核心电路从上电启动或脉冲启动后恢复正常工作状态，并输出参考基准电压；
16.步骤2：采样保持模式下，第一控制信号en处于地电位，第二控制信号nen处于电源电位，第三控制信号wake-uppulse处于电源电位，第四控制信号samplepulse输入负脉冲，待带隙基准电路工作稳定后，采样保持模块工作，采样时间10us，使第一电容c1采样并保持在带隙基准电压；
17.步骤3：休眠模式下，第一控制信号en处于电源电位，第二控制信号nen处于地电位，第三控制信号wake-uppulse处于电源电位，第四控制信号samplepulse处于电源电位，使得低功耗带隙基准电路处于休眠模式，从而降低电路功耗；
18.步骤4：唤醒模式下，第一控制信号en处于地电位，第二控制信号nen处于电源电位，第三控制信号wake-uppulse输入负脉冲，第四控制信号samplepulse处于电源电位，使得低功耗带隙基准电路导通，同时在第三控制信号wake-uppulse为低电平时，第十三晶体管k13与第十四晶体管k14导通，使得节点n1和节点n2迅速恢复到分别预设的第二偏置电压vbias2和第三偏置电压vbias3，加快低功耗带隙基准电路启动；
19.步骤5：在预设时间内，重复执行步骤1～步骤4。
20.在本发明的其中一个实施例中，所述低功耗带隙基准电路包括第一npn型三极管q1、第二npn型三极管q2、第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7、第八晶体管m8、第九晶体管m9、第十晶体管m10、第十一晶体管m11、第一电阻r1、第二电阻r2，其中，
21.第一晶体管m1源极与电源连接，第一晶体管m1栅极连接第一偏置电压vbias1，第一晶体管m1漏极与第八晶体管m8源极连接，第八晶体管m8栅极、第十晶体管m10栅极与第一控制信号en连接，第八晶体管m8漏极、第二晶体管m2源极、第九晶体管m9漏极、第三晶体管m3栅极、第四晶体管m4栅极与唤醒电路模块第十三晶体管k13漏极连接，第二晶体管m2栅
极、第一npn型三极管q1基极、第二npn型三极管q2基极、第七晶体管m7源极、第七晶体管m7衬底、唤醒电路模块第十四晶体管k14漏极与采样保持电路模块第十六晶体管s16源极连接，第二晶体管m2漏极、第九晶体管m9源极、第二电阻r2与地连接、第九晶体管栅极、第十一晶体管m11栅极与第二控制信号nen连接，第三晶体管m3漏极与电源连接，第三晶体管m3衬底、第五晶体管m5源极与第六晶体管m6源极连接，第五晶体管m5栅极、第六晶体管m6栅极、第十晶体管m10漏极与第一npn型三极管q1集电极连接，第一npn型三极管q1发射级与第一电阻r1一端连接，第一电阻r1一端、第二电阻r2一端与第二npn型晶体管q2发射级连接，第一电阻r1一端接地，第六晶体管m6漏极、第七晶体管m7栅极与第二npn型三极管q2集电极连接，第十晶体管m10源极与电源连接，第十一晶体管m11源极与电源连接，第十一晶体管m11漏极与第四晶体管m4漏极连接，第四晶体管m4源极、第四晶体管m4衬底与第七晶体管m7漏极连接。
22.在本发明的一个实施例中，所述的唤醒电路，其特征在于，包括第十二晶体管k12，第十三晶体管k13，第十四晶体管k14，第十五晶体管k15，其中，
23.第十三晶体管k13源极、第十二晶体管k12源极与第十二晶体管k12衬底连接，第十二晶体管k12漏极与电源连接，第十二晶体管k12栅极与第二偏置电压vbias2连接，第十三晶体管k13栅极、第十四晶体管k14栅极与第三控制信号wake-uppulse连接，第十四晶体管k14源极、第十五晶体管k15源极与第十五晶体管k15衬底连接，第十五晶体管k15栅极与第三偏置电压vbias3连接。
24.在本发明的一个实施例中，所述的采样保持电路，其特征在于，包括第十六晶体管s16，第一电容c1，其中，
25.第十六晶体管s16栅极与第四控制信号samplepulse连接，第十六晶体管s16源极、第一电容c1一端与第一输出信号vref连接，第一电容c1一端与地连接，第四控制信号samplepulse为负脉冲或脉宽较大的电压信号。
26.在本发明的一个实施例提供了一种采样保持结构的低功耗带隙基准电路，其特征在于，包括去哪里要求1～5任一项所述电路结构，所述工作原理包含如下步骤：
27.步骤1：正常工作模式下，第一控制信号en处于地电位，第二控制信号nen处于电源电位，第三控制信号wake-uppulse处于电源电位，第四控制信号samplepulse处于电源电位，使得低功耗带隙基准核心电路从上电启动或脉冲启动后恢复正常工作状态，并输出参考基准电压；
28.步骤2：采样保持模式下，第一控制信号en处于地电位，第二控制信号nen处于电源电位，第三控制信号wake-uppulse处于电源电位，第四控制信号samplepulse输入负脉冲，待带隙基准电路工作稳定后，采样保持模块工作，采样时间10us，使第一电容c1采样并保持在带隙基准电压；
29.步骤3：休眠模式下，第一控制信号en处于电源电位，第二控制信号nen处于地电位，第三控制信号wake-uppulse处于电源电位，第四控制信号samplepulse处于电源电位，使得低功耗带隙基准电路处于休眠模式，从而降低电路功耗；
30.步骤4：唤醒模式下，第一控制信号en处于地电位，第二控制信号nen处于电源电位，第三控制信号wake-uppulse输入负脉冲，第四控制信号samplepulse处于电源电位，使得低功耗带隙基准电路导通，同时在第三控制信号wake-uppulse为低电平时，第十三
晶体管k13与第十四晶体管k14导通，使得节点n1和节点n2迅速恢复到分别预设的第二偏置电压vbias2和第三偏置电压vbias3，加快低功耗带隙基准电路启动；
31.步骤5：在预设时间内，重复执行步骤1～步骤4。
32.与现有技术相比，本发明的有益效果：
33.本发明提出的低功耗带隙基准电路，通过自身电流镜的作用钳住流经第一npn三极管和第二npn三极管集电极的电流，代替传统带隙基准电路中运算放大器的功能的同时节省了电流消耗；通过在低功耗带隙基准周围增加唤醒模块电路和采样保持电路，并在低功耗带隙基准电路中添加使能管以使低功耗带隙基准处于休眠状态，实现了在基准电压保持阶段的接近零的功耗消耗，同时保持了基准电压
±
1.5％的精度和良好稳定性。
附图说明：
34.图1为传统带隙基准电压产生电路示意图；
35.图2为本发明实施例提供的一种采样保持结构低功耗带隙基准电路的具体电路示意图
36.图3为本发明实施例提供的一种采样保持结构低功耗带隙基准电路的具体电路示意图；
37.图4为本发明实施例提供的一种采样保持结构低功耗带隙基准电路的仿真输入信号、理想输出信号之间的波形示意图；
具体实施方式：
38.下面结合具体实施例对本发明做进一步详细的描述，但本发明的具体实施方式不限于此。
39.请参见图3，图3为本发明实施例提供的一种采样保持模式的低功耗带隙基准电路，包括：低功耗带隙基准电路、唤醒电路和采样保持电路模块，其中，
40.低功耗带隙基准核心电路，用于产生与电源电压和温度无关的基准电压；
41.唤醒电路模块，用于提供启动电压，使处于休眠模式的低功耗带隙基准电路快速切换到正常工作模式。
42.具体而言，对于传统带隙基准电路，请参考图1，虽然可以同样产生在精度范围内的带隙基准电压，但由于其包含多余的一条支路用于将正温度系数电压和负温度系数电压和额外的运算放大器模块，使得传统结构的带隙基准源难以工作在na级别的静态电流下，同时由于传统的低功耗带隙基准源静态电流的限制，晶体管工作在亚阈值区的特性以及兆欧姆级别的电阻，使得电路对于外围电路以及电源的扰动非常敏感，电路的鲁棒性差，对工艺参数敏感，所以应用环境受限制。基于上述存在的问题，本实施例提出了一种低功耗带隙基准电路，该电路不仅可以在nw级功耗的条件下输出符合精度标准的电压；通过添加使能管和采样保持电路，通过在采样保持阶段使低功耗带隙基准电路进入休眠模式，进一步降低了功耗的消耗，同时，采样保持模块对基准电压的采样保持提高了所提供的基准电压的稳定性；在唤醒模式下，通过唤醒电路提供自启动电压，使带隙基准电路脱离简并工作点，并迅速恢复正常工作状态，产生稳定的基准电压。
43.其中，低功耗带隙基准模块受第一控制信号en、第二控制信号nen与第一偏置电压
vbias控制，当第一控制信号en为高电平时，第二控制信号nen为低电平，第一偏置电压作用于第一晶体管m1栅极处，提供一与电压无关的偏置电流，此时低功耗带隙基准模块工作在正常工作模式下，为采样保持模块电路采样基准电压做好准备；当第一控制信号en为低电平时，第二控制信号nen为高电平，关闭镜像电流源管m1输入，将节点n1拉至低电平，节点n2缓慢降至低电平，关闭第四晶体管m4的电流通路，将第五晶体管m5与第六晶体管m6的栅极拉至高电平，关闭其漏电流，使得低功耗带隙基准模块进入休眠模式，功耗降至最低。
44.唤醒电路模块受第二偏置电压vbias2、第三偏置电压vbias3与第三控制信号wake-uppulse控制，当第三控制信号wake-uppulse为高电平时，第十三晶体管k13与第十四晶体管k14关断，唤醒电路模块对自启动电压进行存储；当第三控制信号wake-uppulse为地电平时，第十三晶体管k13与第十四晶体管k14开启，第二偏置电压vbias2与第三偏置电压vbias3分别作用于第十二晶体管k12和第十三晶体管k13迅速将节点n1和节点n2拉高至(vbias2-vgs
k12
)与(vbias3-vgs
k15
)，使得低功耗带隙基准模块迅速脱离简并工作点进入正常工作模式。
45.采样保持电路模块受第四控制信号samplepulse控制，当第四控制信号samplepulse为高电平时，第十六晶体管s16关断，采样保持模块电路为保持模式，采样的基准电压保持在第一电容c1上，输出基准电压至其他电源系统中；当第四控制信号samplepulse为低电平时，第十六晶体管s16导通，采样保持模块电路为采样模式，对参考基准电压进行采样存储处理。
46.本实施例通过在低功耗带隙基准模块内部添加关断使能管，外围增加唤醒电路模块与采样保持电路模块，使得带隙基准模块间歇性工作，大大降低了基准电路的功耗，同时保持了输出电压的良好稳定性；本实施工作方式简单，适用于多种不同的带隙基准核心。
47.请参见图4，图4为本发明实施例提供的一种采样保持结构低功耗带隙基准电路的仿真输入信号、理想输出信号之间的波形示意图，其中，
48.t为第一控制信号en、第二控制信号nen、第三控制信号wake-uppulse与第四控制信号samplepulse的共同周期；t1为第一控制信号en保持高电平与第二控制信号nen保持低电平的时长，即低功耗带隙基准电路模块开启的时长，t与t1之差为低功耗带隙基准电路处于休眠模式的时长；t2为第三控制信号wake-uppulse在周期t内为低电平的时长，即唤醒电路作用的时间，在此时间内，唤醒电路把低功耗带隙基准源内部n1与n2节点的电压拉至正常工作点附近；t3为第三控制信号wake-uppulse与第四控制信号samplepulse低电平之间的时间，在此段时间内，低功耗带隙及准恢复至稳定工作状态，t4为第四控制信号samplepulse为低电平的时间，在此段时间内，采样保持模块对基准电压进行采样存储；(t1-t2-t3)应大于0，以防止时钟交叠，避免在工艺偏差下造成电路工作在错误模式；(t-t4)为采样保持模块进行保持的时间，此段时间内，提供稳定的基准电压供其余电路使用；
49.假设低功耗带隙基准模块正常工作时长内的平均功耗为p，t1在周期t内的占空比为d(d＝t1/t)，经简单推理，周期t内低功耗带隙基准电路的平均功耗为p’＝d*p，因此只要增大低功耗带隙基准导通时长t1的占空比或增大周期t就可以减小电路模块的平均功耗，以实现大幅度降低整体电路的功耗。在本示例中，采取的参数有：vdd＝2.5v，t＝50ms，t1＝750us，t2＝500us，t3＝100us，t4＝10us。若假设低功耗带隙基准模块导通期间的平均功耗为250nw，低功耗带隙基准在休眠模式由于没有从电源到内部节点的电流，休眠模式的功
耗消耗可以忽略不计，经上述推理可得电路在一周期内的平均功耗为p’＝250*(750us/50ms)nw＝3.75nw，可以实现超低功耗。
50.综上所述，本实例提供的采样保持结构的低功耗带隙基准工作原理为：低功耗带隙基准模块的工作状态受第一控制信号en和第二控制信号nen控制，当第一控制信号en为高电平时，带隙基准模块正常工作并输出参考基准电压vref 并由采样保持模块对其进行采样存储，当第一控制信号en 为低电平时，带隙基准模块进入休眠模式，采样保持模块对基准信号进行保持，而下一个周期的第第一控制信号en为高电平时，唤醒电路模块工作，并将低功耗带隙基准中节点 n1与n2处的电平拉高至预设电平(vbias2-vgs
k12
)与 (vbias3-vgs
k15
)，加速带隙基准模块脱离简并工作点，进入工作状态，而采样保持电路模块的工作状态受第四时钟控制信号sample pulse控制,当第四时钟控制信号sample pulse 为低电平时，采样保持模块将参考基准电压vref采集存储到第一电容c1，当第四时钟控制信号sample pulse为高电平时﹐采样保持电路模块中的第一电容c1对采样的基准信号vref进行保持。
51.可见，本发明提出的低功耗带隙基准电路，通过自身电流镜的作用钳住流经第一npn三极管和第二npn三极管集电极的电流，代替传统带隙基准电路中运算放大器的功能的同时节省了电流消耗；通过在低功耗带隙基准周围增加唤醒模块电路和采样保持电路，并在低功耗带隙基准电路中添加使能管以使低功耗带隙基准处于休眠状态，实现了在基准电压保持阶段的接近零的功耗消耗，同时保持了基准电压
±
1.5％的精度和良好稳定性，原理简单，应用广泛。
52.本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。