电子电路以及用于对其进行初始化的方法
【技术领域】
[0001]本发明总体上涉及数据处理系统，并且具体地，涉及一种具有锁存器扫描链的电子电路以及一种用于对该电子电路进行初始化或重新初始化的方法和系统。
【背景技术】
[0002]用于利用相对应的长测试器时间和存储器电路或芯片输入而将测试数据从电子的大矢量集合输送至进行测试的内部电路、并且观察其输出的最为常见的方法是所称的扫描设计或测试数据寄存器(TDR)扫描链设计。在扫描设计中，该设计中的寄存器(所谓的触发电路或锁存器)被连接在一个或多个扫描链中，该扫描链被用来获得对芯片的内部节点的访问。测试模式经由这些(多个)扫描链被移位，功能时钟信号被形成脉冲以在捕获周期期间对该电路进行测试，并且结果随后被移出至芯片输出管脚并且与预期结果进行比较或者通过一些压缩/签名逻辑在内部进行累加。
[0003]扫描技术的简单应用可能导致要求。测试压缩技术通过对芯片上的扫描输入进行解压缩并且压缩测试输出而解决该问题。由于任何特定测试矢量通常都仅需要设置和/或检查扫描链比特的一小部分，所以有可能获得大的增益。
[0004]具有利用存储器内建式自测试(MBIST)电路进行设计和制造的存储器阵列的集成电路是本领域已知的。采用MBIST的集成电路通常包括需要进行测试的存储器元件的多个不同大小的阵列。通常，在MBIST测试期间，测试矢量被写入阵列并且随后执行读取操作，其中对结果进行分析以确认该阵列在测试矢量下的正常操作。在集成电路的给定组件或分区内，该组件的每个阵列常规地进行串行测试以便对相应测试矢量随相应阵列的应用的任意结果进行分析。
[0005]US 8423846 B2公开了一种具有MBIST电路的集成电路，该MBIST电路被配置为对该集成电路的组件内的多个存储器元件阵列进行串行测试并且还对串行测试的阵列进行并行的缺省初始化。并行的阵列清理尤其是用来减少将阵列内的存储器元件设置为初始状态所需的时间。因此，该特征有助于集成电路关于其在其中实施的组件而迅速退出关机状态。
【发明内容】
[0006]本发明的目标是提供一种电子电路，其具有用于在开机处理或退出深度电力管理状态的期间对该电路的定制初始化进行加速的特征。
[0007]另一个目标是提供一种用于在开机处理或退出深度电力管理状态的期间对电子电路的定制初始化进行加速的方法。
[0008]另外的目标是提供一种用于在开机处理期间对该电子电路的定制初始化进行加速的系统。
[0009]定制初始化意味着该初始化是依赖于芯片或系统的而无法在芯片上硬线连接。
[0010]这些目标通过独立权利要求的特征来实现。其它权利要求、附图和说明书则公开了本发明的有利实施例。
[0011]根据本发明的第一方面，提出了一种电子电路，其具有一个或多个锁存器扫描链，该电子电路包括α)内建式测试结构(LBIST=逻辑内建式自测试)；(ii)生成装置，其用于针对每个所述扫描链生成扫入数据；(iii)拦截装置，其用于同时拦截所述扫描链的测试线，所述测试线包括扫入线和/或控制线。所述拦截装置响应于所述生成装置以便将所生成的扫入数据同时馈送至所述扫描链中的每个扫描链从而对该电子电路进行初始化。
[0012]特别地，该锁存器扫描链可以是串行锁存器扫描链。
[0013]在支持高级电力管理的现代电子电路或芯片中，要求在对芯片进行关机并重新开机之后非常快地对其中的系统或核心处理器或IP模块进行重新初始化以便相对于实际IP模块利用时间减少初始化时间并节约额外电力。就该意义而言，IP被用作通用知识产权系统，其可以是软件系统或模块或分块等。一些系统能够使用能够被全局重置管脚或扫描O初始化所应用的预定义初始值。然而，许多复杂系统或核心处理器例如需要基于系统结构、每芯片的存储器/闻速缓存修复解决方案等对初始状态进行定制。
[0014]就该意义而言，电子电路的初始化意味着一定程度上的定制，这在系统或系统的一部分每次启动时进行。定制使得有可能对芯片上例如由于错误芯片设计或者芯片生产中的错误所导致的错误进行补偿。另一个原因是针对特定系统类型或者系统中的位置而对芯片进行调适。因此，一个芯片可以被用于不同系统和不同应用。通过这种方式，有可能进行一定程度的变通并且使用现有芯片设计而并非被迫进行新的制造任务。因此，定制是用于将电子电路用在不同应用之中以及使用存在错误的电子电路的节约成本和时间的方法。
[0015]初始化或定制利用被馈送入扫描链的数据模式来执行。该模式例如在芯片测试期间或者在芯片已经被部署在现场之后进行离线确定。
[0016]本发明的解决方案允许重复使用芯片上现有内建式测试结构而对由锁存器所组成的系统或核心处理器进行初始化。该内建式测试结构通常被预见位于芯片上用于测试扫描链和/或周围逻辑。而且，馈送初始化数据被并行而非串行地执行，其中重复使用内部测试寄存器和伪随机模式生成器。该逻辑可以独立于系统的大小而被任意地重新初始化，其中大约有一千个周期(扫描链的长度)。这相比常用的串行扫描方法或JTAG/TDR初始化具有很大的可扩展性/时间优势。通过本发明，仅需要几个额外的多路复用器来完成其工作，这导致了与系统中心运算管理器(SCOM)/存储器映射I/O(MM1)方法相比非常低的附加逻辑开销。测试逻辑还能够由工具自动插入，该工具通过构造而对其进行修正。
[0017]所提出的解决方案仅对硬件增加了非常少的改变并且“重用”测试逻辑——这无论如何都在芯片上可用，以便对核心处理器/系统/IP模块进行初始化。该系统接管了对测试扫描信号的控制而使得这些能够被功能逻辑用来初始化扫描链。这些扫描链具有所定义的深度(例如，1024)而使得该初始化仅以几个周期进行并且所有链都经由现有测试结构而被并行初始化。
[0018]在有利解决方案中，该测试结构可以被配置为将扫入数据并行输入到扫描链中，这相比电子电路初始化中常见的传送扫描方法具有很大的可扩展性/时间优势。
[0019]优选地，该拦截装置可以拦截扫入线和控制线，其中该生成装置从存储器取出预先配置的数据以便馈送入扫入线中。这表示第一方法:功能控件接管了并行测试扫入数据行以及扫描控制线。该并行扫入线被用来使用测试接口可用的最大宽度对所有链进行并行扫描。为了馈送扫入数据，对测试结构的宽接口进行重用以便初始化扫描链。
[0020]在第二优选实施例中，该拦截装置可以仅拦截控制线，其中该测试结构被配置为包含该生成装置。由于该方法，功能控件仅接管扫描控制逻辑并且重用可用的测试寄存器和测试逻辑来生成适当的初始化模式。
[0021]有利地，该生成装置可以包括数据生成器，特别是并行随机模式生成器，以生成扫入数据。重用的测试结构可以提供并行随机模式生成器(PRPG)、加权逻辑、掩码逻辑、扫描分解器等，它们在正常情况下可用于逻辑内建式自测试并且一旦被调节就可以被重复使用以生成适当的初始化模式。该初始化模式可通过种晶(seeding)和掩码而被高度配置。以这种方式很可能生成正确的初始化模式。
[0022]在优选实施例中，不同于例如并行随机模式生成器的数据生成器等，该生成装置可以包括至少两个测试控制寄存器，其要利用扫入数据或其它初始化数据进行初始化。这些寄存器可以被初始化为任意数值(例如，通过扫描)。该方法对于随较小数量的初始化模式应用而言是特别有用的，如小于10的量级，特别是4至5。
[0023]在非常常见的实施例中，测试逻辑中的电路可以允许迫使提供至所有扫描链的值——而不是测试逻辑所生成的值——全部为零。
[0024]有利地，来自一个测试控制寄存器的扫入数据可以在初始化周期中由多路复用器进行选择以便被馈送至扫描链。该附加多路复用器可以被用来选择被推送至该逻辑的数值。
[0025]在优选实施例中，该拦截装置可以被实施为状态机。由于该拦截装置可以被配置为功能控件，所以使用状态机实施该拦截装置可以表示非常方便且实用的解决方案，因为配置管理十分灵活。
[0026]优选地，该扫描链可以包括测试数据寄存器(TDR)。适于被用于本发明解决方案的扫描链可以被表示为flops stumps或测试数据寄存器,其中flops是用于一位的存储元件，stumps是多个存储元件的串行布置，例如32位或64位。
[0027]有利地，该拦截装置可以包括可配置存储器。该可配置存储器可以针对初始化模式并未在测试结构自身内生成而仅是经由测试结构馈送至扫入线中以便对扫描链进行初始化的情形而用作初始化模式的输入。
[0028]根据本发明的另外的有利方面，提出了一种用于对电子电路进行初始化或重新初始化的方法，包括步骤:(i)由生成装置针对每个所述扫描链同时生成扫入数据；(ii)由拦截装置同时拦截所述扫描链的测试线，所述测试线包括扫入线和/