十二通道隔离型测速板卡的制作方法
【技术领域】
:
[0001]本发明涉及一种十二通道隔离型测速板卡。
【背景技术】
:
[0002]目前工控领域里使用的多通道隔离型计数板卡仅计数或定时作用，对外部输入信号也没有有源滤波，信号上叠加的毛刺容易误触发。本板卡对每个通道输入信号有源低通滤波并光电隔离，精确地测量每个输入方波信号的宽度。
【发明内容】
:
[0003]本发明所要解决的技术问题在于克服现有技术的缺陷，提供实时检测每个通道方波信号的宽度，并实时申请中断的十二通道隔离型测速板卡。
[0004]本发明所要解决的技术问题采用以下技术方案来实现。
[0005]十二通道隔离型测速板卡，其特征在于:
[0006]该板卡采用XILINX XC95144XL-PQ100 CPLD可编程逻辑器件，片选译码、逻辑运算全部编程在芯片内；来自计算机内部总线的地址线、数据线及控制线接入CPLD，地址线A4?9经译码选通板卡，每个脉冲经有源滤波、光电隔离去除毛刺等信号干扰，脉冲信号经CPLD的双窄脉冲闭锁电路，一旦闭锁由软件自复位，软件设定8253每个通道的计数或定时工作方式，实现相应的功能，每个通道都可以设置事件到中断，中断服务程序读取每个通道状态，响应相应中断，执行预设的动作，处理完成后回到断点继续运行；
[0007]8253有6种可供选择的工作方式，以完成定时、计数等多种功能:
[0008]方式O:计数结束则中断
[0009]工作方式O被称为计数结束中断方式，当任一通道被定义为工作方式O时，OUTi输出为低电平;若门控信号GATE为高电平，当CPU利用输出指令向该通道写入计数值使WR#有效时，OUT仍保持低电平，之后的下一时钟周期下降沿计数器开始减“I”计数，直到计数值为“O”，此刻OUT将输出由低电平向高电平跳变，可用它向CPU发出中断请求，OUT端输出的高电平一直维持到下次再写入计数值为止；
[0010]在工作方式O情况下，门控信号GATE用来控制减“I”计数操作是否进行。当GATE=I时，允许减“I”计数;GATE = O时，禁止减“I”计数;计数值将保持GATE有效时的数值不变，待GATE重新有效后，减“I”计数继续进行；
[0011 ]显然，利用工作方式O既可完成计数功能，也可完成定时功能，当用作计数器时，应将要求计数的次数预置到计数器中，将要求计数的事件以脉冲方式从CLK端输入，由它对计数器进行减“I”计数，直到计数值为0，此刻OUTi输出正跳变，表示计数次数到。当用作定时器时，应把根据要求定时的时间和CLKi的周期计算出定时系数，预置到计数器中，从CLK，输入的应是一定频率的时钟脉冲，由它对计数器进行减“I”计数，定时时间从写入计数值开始，到计数值计到“O”为止，这时OUTi输出正跳变，表示定时时间到；
[0012]其中任一通道工作在方式O情况下，计数器初值一次有效，经过一次计数或定时后如果需要继续完成计数或定时功能，必须重新写入计数器的初值。
[0013]方式1:单脉冲发生器
[0014]工作方式I被称作可编程单脉冲发生器。进入这种工作方式，CPU装入计数值η后OUT输出高电平，不管此时的GATE输入是高电平还是低电平，都不开始减“I”计数，必须等到GATE由低电平向高电平跳变形成一个上升沿后，计数过程才会开始，与此同时，OUT输出由高电平向低电平跳变，形成了输出单脉冲的前沿，待计数值计到“O”，OUT输出由低电平向高电平跳变，形成输出单脉冲的后沿，因此，由方式I所能输出单脉冲的宽度为CLK周期的η倍；
[0015]如果在减“I”计数过程中，GATE由高电平跳变为低电乎，这并不影响计数过程，仍继续计数;但若重新遇到GATE的上升沿，则从初值开始重新计数，其效果会使输出的单脉冲加宽；
[0016]其中计数值也是一次有效，每输入一次计数值，只产生一个负极性单脉冲；
[0017]方式2:速率波发生器
[0018]工作方式2被称作速率波发生器，进入这种工作方式，OUT输出高电平，装入计数值η后如果GATE为高电平，则立即开始计数，OUT保持为高电平不变;待计数值减到“I”和“O”之间，OUT将输出宽度为一个CLK周期的负脉冲，计数值为“O”时，自动重新装入计数初值η，实现循环计数，OUT将输出一定频率的负脉冲序列，其脉冲宽度固定为一个CLK周期，重复周期为CLK周期的η倍；
[0019]如果在减“I”计数过程中，GATE变为无效(输入O电平)，则暂停减“I”计数，待GATE恢复有效后，从初值η开始重新计数;这样会改变输出脉冲的速率；
[0020]如果在操作过程中要求改变输出脉冲的速率，CPU可在任何时候，重新写人新的计数值，它不会影响正在进行的减“I”计数过程，而是从下一个计数操作用期开始按新的计数值改变输出脉冲的速率；
[0021]方式3:方波发生器
[0022]工作方式3被称作方波发生器。任一通道工作在方式3，只在计数值η为偶数，则可输出重复周期为η、占空比为1:1的方波；
[0023]进入工作方式3，OUT输出低电平，装入计数值后，OUT立即跳变为高电平。如果当GATE为高电平，则立即开始减“I”计数，OUT保持为高电平，若η为偶数，则当计数值减到n/2时，OUT跳变为低电平，一直保持到计数值为“O”，系统才自动重新置入计数值η，实现循环计数，这时OUT端输出的周期为η X CLKi周期，占空比为1:1的方波序列；若η为奇数，贝ijOUTi端输出周期为nXCLK周期，占空比为((n+l)/2)/((n-l)/2)的近似方波序列；
[0024]如果在操作过程中，GATE变为无效，则暂停减“I”计数过程，直到GATE再次有效，重新从初值η开始减“I”计数；
[0025]如果要求改变输出方波的速率，则CPU可在任何时候重新装入新的计数初值η，并从下一个计数操作周期开始改变输出方波的速率；
[0026]方式4:软件触发方式计数
[0027]工作方式4被称作软件触发方式。进入工作方式4，OUT输出高电平，装入计数值η后，如果GATE为高电平，则立即开始减“I”计数，直到计数值减到“O”为止，OUT输出宽度为一个CLKi周期的负脉冲，由软件装入的计数值只有一次有效，如果要继续操作，必须重新置入计数初值η，如果在操作的过程中，GATE变为无效，则停止减“I”计数，到GATE再次有效时，重新从初值开始减“I”计数。
[0028]显然，利用这种工作方式可以完成定时功能，定时时间从装入计数值η开始，则OUT输出负脉冲(表示定时时间到)，其定时时间=η X CLK周期，这种工作方式也可完成计数功能，它要求计数的事件以脉冲的方式从CLK输入，将计数次数作为计数初值装入后，由CLK端输入的计数脉冲进行减“I”计数，直到计数值为“O”，由OUTt端输出负脉冲(表示计数次数到)，当然也可利用OUT向CPU发出中断请求，因此工作方式4与工作方式O很相似，只是方式O在OUT端输出正阶跃信号、方式4在OUT端输出负脉冲信号。
[0029]方式5:硬件触发方式计数
[0030]工作方式5被称为硬件触发方式，进入工作方式5，OUT输出高电平，硬件触发信号由GATE端引入，因此，开始时GATE应输入为O，装入计数初值η后，减“I”计数并不工作，一定要等到硬件触发信号由GATE端引入一个正阶