置的-48V转12V/5V电源11进行供电。
[0019]动环采集主单元由电源控制继电器12、Cortex_M3微控制器13、电源输出接口 14、DI/D0/AI/232/48515构成。电源控制继电器12采用常闭触点建立Cortex-M3微控制器13和-48V转12V/5V电源11的电源通道，在正常情况下，(:(^61-13微控制器13得电，(:(^61-13微控制器13进入正常的工作状态。电源输出接口 14取-48V转12V/5V电源11的12V输出电源，用于给外部的传感器进行供电，通过接线端子输出。DI/D0/AI/232/48515构成了基站动力环境数据采集的基本接口，可用于采集诸如烟雾、红外、门磁等DI输入信号，输出控制烟雾传感器复位、摄像辅助灯电源等DO信号，采集诸如蓄电池电压、电流等Al信号，以及接入开关电源、空调、门禁、电表等232或485接口的智能设备;DI/D0/AI/232/48515接口通过光电耦合芯片对信号进行隔离，保证Cortex-M3微控制器13的可靠运行。
[0020]数据传输单元由USB接口 16、IP网络接口 17、ARM9处理器18、电源控制继电器19构成。USB接口可用于连接USB接口形式的4G无线通信模块与LSC服务器交互数据或其它USB设备，USB接口 16通过通用的USB接口管理芯片与ARM9处理器18连接。IP网络接口 17用于有线连接的以太网设备，包括有线方式与LSC服务器交互数据或IP摄像头等设备，IP网络接口 17通过通用的Phy芯片与ARM9处理器18连接。电源控制继电器19采用常闭触点建立ARM9处理器18和-48V转12V/5V电源11的电源通道，在正常情况下，ARM9处理器18得电，CPU进入正常的工作状态。
[0021]Cortex-M3微控制器13与ARM9处理器18在各自的CPU中建立正常工作真值表，并通过串行通讯20进行连接，可采用SPI通讯、232通讯、以太网通讯等，实时交互各自的工作状态，包括Cortex-M3微控制器18的状态信息、DI/D0/AI/232/48515的通讯数据、USB接口 16的设备状态、IP网络接口 17的连接状态，并与保存的真值表进行比较，当CorteX-M3微控制器18检测到ARM9处理器18工作异常时，在通讯尚未中断情况下，往ARM9处理器18发送纠正错误指令，令其恢复正常，在长时间无法修复的情况下，控制电源控制继电器19将ARM9处理器18断电，通过硬复位方式令其恢复正常工作状态。当ARM9处理器18检测到Cortex-M3微控制器18工作异常时，在通讯尚未中断情况下，往Cortex-M3微控制器18发送纠正错误指令，令其恢复正常，在长时间无法修复的情况下，控制电源控制继电器12将Cortex-M3微控制器18断电，通过硬复位方式令其恢复正常工作状态。
[0022]本发明的动环监控装置的双CPU可靠设计方法可实时监测设备自身的工作状态，保证设备本身的可靠工作，可有效提供动环监控系统的有效性，降低失控风险。
[0023]以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所做的等效结构或等效流程变化，或直接或间接运用在其他相关技术领域，均同理包括在本发明专利保护范围。
【主权项】
1.一种双CPU可靠设计的基站动环监控装置，包括电源、第一电源控制电路、第二电源控制电路、第一 CPU、第二 CPU、第一辅助电路、第二辅助电路和实时通讯电路； 其特征在于:所述的电源分别给第一电源控制电路、第二电源控制电路供电，第一电源控制电路的电源输出端与第一 CPU的电源输入端连接，第二电源控制电路的电源输出端与第二 CPU的电源输入端连接，第一 CPU的电源控制输出端与第二电源控制电路连接，第二 CPU的电源控制输出端与第一电源控制电路连接，第一 CPU与第二 CPU通过实时通讯电路连接，第一 CPU外设有第一辅助电路，第二 CPU外设有第二辅助电路。2.根据权利要求1所述的一种双CHJ可靠设计的基站动环监控装置，其特征在于:所述的实时通讯电路为串行总线、并行总线或共享RAM。3.根据权利要求1所述的一种双CPU可靠设计的基站动环监控装置的监控方法，该方法具体如下: 第一CHJ开始启动后，获取实时运行数据，通过诊断算法得出结果Al标志，并将实时数据和Al标志通过实时通讯电路发送给第二CPU，同时接收第二CPU的实时数据，诊断得出结果BI标志，第一CPU根据BI标志选择控制策略控制第二CPU运行；第二CPU开始启动后，获取实时运行数据，通过诊断算法得出结果A2标志，并将实时数据和A2标志通过实时通讯电路发送给第一CPU，同时接收第一CPU的实时数据，诊断得出结果B2标志，第二CPU根据B2标志选择控制策略控制第一 (PU运行； 当第一CPU检测到第二CPU出现异常时，第一CPU往第二CPU发送用于纠正第二CPU工作状态的通讯数据，控制第二 CPU恢复到正常的运行状态;在通过通讯数据无法使第二 CPU恢复正常时，通过第二电源控制电路控制第二CPU电源通断，使第二CPU重启，控制第二CPU恢复到正常的运行状态；同理，当第二CPU检测到第一CPU异常时，第二CPU往第一CPU发送用于纠正第一 CPU工作状态的通讯数据，控制第一 CPU恢复到正常的运行状态;在通过通讯数据无法使CPU恢复正常时，通过第一电源控制电路控制第一CPU电源通断，使第一CPU重启，控制第一 CPU恢复到正常的运行状态。
【专利摘要】本发明公开了一种双CPU可靠设计的基站动环监控装置及方法，该监控装置包括电源、第一电源控制电路、第二电源控制电路、第一CPU、第二CPU、第一辅助电路、第二辅助电路和实时通讯电路；本发明的优点在于，假设第一CPU故障概率为P1(P1<1)，第二CPU故障概率为P2(P2<1)，只有第一CPU和第二CPU同时故障时系统才会故障，其概率为P1*P2，远小于单个CPU发生故障的概率MAX(P1，P2)，增加了系统稳定运行时间，可充分保证被监控项处于受控状态。
【IPC分类】G05B19/048
【公开号】CN105527914
【申请号】CN201610035521
【发明人】赵建勇
【申请人】杭州义益钛迪信息技术有限公司
【公开日】2016年4月27日
【申请日】2016年1月19日