图6所示的DAC单元，DAC1、DAC2、DAC3通过SPI总线时分复用的形 式将来自控制器的数字编码信号转换为ον~5V的模拟信号。其中的DIN、SLCK表示来自控制 器SPI总线的数据信号以及时钟信号，CS1、CS2、CS3表示来自控制器的片选信号。当片选信 号有效时，对应的DAC芯片工作。401]11^01712^01713表示04(：1、0402、0403的输出，作为下一 级高压放大单元的输入。电压基准芯片REF5050为DAC1、DAC2、DAC3提供+5V电源。C2为电压 基准芯片的输出电容，C1为电压基准芯片的电源旁路电容。R1、R2将电压基准芯片1的输出 分压，为DAC提供一个2.5V的参考电压。
[0046]在本实施例中，如图7所示的高压放大单元，采用APEX公司生产的功率运算放大器 卩八84<^01]1'1^01712^01713分别和1?1、1?4、1?7连接。三个高压运放均采用反相放大的形式，1?1、 尺2，1?4、1?5，1?7、1?8用于调节运放的增益。运放的同相端接地。为了高压运放能够安全的工作 需要相位补偿电路。Cl、R3、C2、R6、C3，R9就是各个运放电路中的相位补偿电路，和运放的正 电压以及补偿端相连，实现相位补偿。滑动变阻器RV1、RV2、RV3用于运放调零。三个高压运 放输出端使用跳线输出。高压运放将输入电压放大30倍。当输入电压为0~5V时，高压运放 的正极端为〇~+150V，负极端接地。
[0047] 在本实施例中，如图8所示的调制信号波形图。由于ARM芯片可以产生2位、4位、8 位、16位随机数，每个随机数对应一个偏振态。利用DSP芯片的偏振所搜算法得到偏振态对 应的一组偏压，并将随机数信号存储在上位机或者微控制器中，得到的偏压将作为控制信 号发送给DAC进行数模转换后驱动偏振态编码器。调制信号最高频率可以达到119kHz，可以 驱动三晶片型偏振态编码器进行快速的编码调制。
[0048] 在本实施例中，如图9所示的驱动控制系统输出电压的误差图，横坐标为设定电压 值，纵坐标为对应的误差，可以看到，在三晶片偏振态编码器要求的偏压0~120V范围内，驱 动器输出电压的误差在〇. 2V以内，处于编码器的允许范围内。当偏压大于120V时，误差稍微 增大，在总输出范围内，误差基本稳定在0.5 V以内。
[0049]在本实施例中，如图10(a)为驱动控制系统输出电压，每格电压为50V，直流分流为 三个，即输出电压为150V，图10(b)为150V直流电压下测得的纹波，纹波为118mV，可见驱动 器输出直流电压包含的纹波较小，满足相干光通信和量子通信中编码器驱动器的要求。 [0050]以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与 修饰，皆应属本发明的涵盖范围。
【主权项】
1. 一种=晶片型偏振态编码器的驱动控制系统，其特征在于：包括相互相连的一高压 驱动电路与一控制电路;所述高压驱动电路包含一直流稳压单元、一高精度稳压单元、一 DAC单元W及一高压放大单元;所述控制电路包括一 ARM主控单元W及一 DI^运算单元;所述 控制电路根据从输入偏振态到目标偏振态的捜索路径，用W控制所述高压驱动电路的输出 电压;所述高压驱动电路与一自由空间相干光通信的=晶片型偏振态编码器相连，用W为 =晶片型偏振态编码器提供驱动偏压，实现自由空间单光束相干光通信的偏振态编码。2. 根据权利要求1所述的一种=晶片型偏振态编码器的驱动控制系统，其特征在于:所 述自由空间相干光通信的=晶片型偏振态编码器包括第一晶片、第二晶片与第=晶片，编 码器输出偏振态与外加偏压和输入偏振态的关系为：其中，引入Stokes参量描述偏振态，S2和S3为输出偏振态的Stokes参量，Vi、V2和V3分别 为所述高压驱动电路的=组输出偏压，即施加在=块晶片上的偏压。3. 根据权利要求1所述的一种=晶片型偏振态编码器的驱动控制系统，其特征在于:所 述ARM主控单元与所述DPS运算单元通过一 SPI总线相连，所述ARM主控单元还通过串口或 USB总线与一用W显示编码信号的上位机相连;所述ARM主控单元随机选择编码信号并通过 所述SPI总线发送至所述DSP运算单元，所述ARM主控单元还通过串口或USB总线发送至一上 位机显示编码信号，所述DSP运算单元采用偏振捜索算法找到该编码对应的一组编码电压 返回至所述ARM主控单元;所述ARM主控单元将编码电压值转换为电压控制信号，通过另一 SPI总线发送至所述高压驱动电路中的所述DAC单元。4. 根据权利要求1所述的一种=晶片型偏振态编码器的驱动控制系统，其特征在于:所 述直流稳压单元的输出端与所述高精度稳压单元的输入端相连;所述DAC单元包括一第一 DAC模块、一第二DAC模块W及一第SDAC模块，所述高压放大单元包括一第一 PA模块，一第 二PA模块W及一第SPA模块;所述第一 DAC模块、第二DA对莫块W及第SDA对莫块的输入端均 与所述高精度稳压单元的输出端连接，所述第一 DAC模块、第二DAC模块W及第SDA对莫块的 输入端还通过总线与所述ARM主控单元相连;所述第一 DAC模块、第二DAC模块W及第SDAC 模块的输出端分别与所述第一 PA模块，第二PA模块W及第SPA模块的第一输入端相连;所 述直流稳压单元还与所述第一 PA模块，第二PA模块W及第SPA模块的第二输入端相连;所 述第一 PA模块，第二PA模块W及第SPA模块的输出端分别与所述S晶片型偏振态编码器的 第一晶片、第二晶片W及第=晶片的输入端相连。5. 根据权利要求4所述的一种=晶片型偏振态编码器的驱动控制系统，其特征在于:所 述高压驱动电路与所述S晶片型偏振态编码器的S晶片两侧采用SMA-n跳线相连，所述 SMA-n跳线共六根，所述SMA-n跳线的一头为SMA公头，与所述S晶片型偏振态编码器的SMA 母头相连，所述SM-n跳线的一头为跳线帽，与所述PA模块的引脚连接。6. 根据权利要求1所述的一种=晶片型偏振态编码器的驱动控制系统，其特征在于:所 述DSP运算单元采用禁忌捜索方法实现偏振路径捜索，采用偏振态矩阵分解和S角函数线 性化，快速捜索目标偏振态路径，确定优化的控制电压值，控制高压电路的输出电压值。7. 根据权利要求1所述的一种=晶片型偏振态编码器的驱动控制系统，其特征在于:所 述高压驱动电路的输出电压范围为OV~150V，驱动的上升时间为化S，下降时间为2.加 S，最 大编码速率为11化化，输出电压的纹波不大于118mV，最低分辨率为0.146V，线性度误差小 于 1〇/〇。8. 根据权利要求1所述的一种=晶片型偏振态编码器的驱动控制系统，其特征在于:所 述的ARM控制单元包括一 ARM忍片，型号为STM32F103RFT6,所述DSP运算模块包括一数字信 号处理器，型号为TMS320F2812。9. 一种如权利要求1所述的=晶片型偏振态编码器的驱动控制系统的实现方法，其特 征在于:包括W下步骤： 步骤SI:对电路进行初始化设置，所述初始化设置包括系统时钟设置、延时初始化、SPI 口初始化、USB初始化、模数转换ADC初始化W及串口 USART初始化； 步骤S2:所述ARM主控单元产生随机调制信号，通过所述SPI总线发送至所述DSP运算单 元，并接受所述DSP运算模块返回的前一次计算好的一组电压值，存入所述ARM主控单元中 的环形队列的队尾，同时将调制信号通过串口或USB总线发送至所述上位机； 步骤S3:所述DSP运算模块开启中断，若接收到所述ARM主控单元发送的数据，则中断响 应，接受所述ARM主控单元发送的调制信号，存入环形队列的队尾;提取队首的调制信号，通 过偏振捜索算法快速捜索目标偏振态路径，确定优化的控制电压值，通过所述SPI总线将该 组编码电压值发送至所述ARM控制单元;否则由偏振捜索算法继续计算电压值，并将计算结 果存入缓存中； 步骤S4:所述ARM主控单元将环形队列队首的一组电压值转换为电压控制信号，通过总 线发送至所述DAC单元，所述DAC单元将所述电压控制信号发送至所述高压放大单元得到一 组驱动电压，施加在所述=晶片型偏振态编码器的=晶片上，使入射偏振光经过偏振态编 码器时其偏振方向随着施加电压所改变，完成了相干光通信的偏振态编码过程； 其中，所述步骤S2、步骤S3、步骤S4为并行执行的任务。
【专利摘要】本发明涉及一种三晶片型偏振态编码器的驱动控制系统及其实现方法,该系统包括相互相连的一高压驱动电路与一控制电路；所述高压驱动电路包含一直流稳压单元、一高精度稳压单元、一DAC单元以及一高压放大单元；所述控制电路包括一ARM主控单元以及一DPS运算单元；所述控制电路根据从输入偏振态到目标偏振态的搜索路径，用以控制所述高压驱动电路的输出电压；所述高压驱动电路与一自由空间相干光通信的三晶片型偏振态编码器相连，用以为三晶片型偏振态编码器提供驱动偏压，实现自由空间单光束相干光通信的偏振态编码。
【IPC分类】G05B19/042
【公开号】CN105589385
【申请号】CN201610061514
【发明人】黄春晖, 路伟钊
【申请人】福州大学
【公开日】2016年5月18日
【申请日】2016年1月29日