一种光栅尺数据采集系统的制作方法
【技术领域】
[0001]本实用新型涉及一种光栅尺数据采集系统。
【背景技术】
[0002]现如今高速数据采集系统是信息同步实时处理系统方面的重要环节之一，在某些情况下，必须采用高速数据采集技术才能满足信息处理的准确性与同步性的要求。从现有的技术和产品来分析，速度和分辨率相对较低的数据采集技术已经相当的成熟，而且比较容易实现，使用单片模数转换器即可满足基本要求。与国外目前的数据采集技术相比，数据采集系统在理论技术基础上，已经完全成熟。
[0003]数据采集系统应用前期，大都是采用数据采集板卡，由于采集板卡存在着成本高、安装麻烦、易失真、可扩展性差等缺点，所以随着数据采集技术的发展进步，传统的数据采集系统已被淘汰，数据采集系统选用单片机或DSP等芯片进行控制，系统的控制芯片也向着更尚速、尚性能的方向发展，例如DSP芯片和嵌入式芯片等芯片。
【实用新型内容】
[0004]本实用新型的首要目的在于提供一种基于CPLD的光栅尺数据采集系统，其具有速度快，效率高的特点，可在CPLD芯片内实现逻辑控制，非常适于大数据量的高速传输控制，为实现上述目的本实用新型的具体方案如下:
[0005]一种光栅尺数据采集系统，包括依次电连接的采集信号处理模块、细分鉴相单元、倍频单元、单片机、PCI总线以及ARM主控单元；
[0006]所述采集信号处理模块包括光栅尺和信号整形模块，所述单片机与所述PCI总线之间通过CPLD模块电连接，所述ARM主控单元通过驱动模块实现对所述PCI总线的通信和控制。
[0007]优选的，所述倍频单元采用2片可再触发单稳态多谐振荡器74LS123，构成四倍频电路。
[0008]优选的，所述倍频单元与所述单片机之间还包括四路缓冲区以同时采集四路光栅尺细分信号，每个缓冲区均有地址线A0、Al控制，对各个缓冲区的读信号加以区分，缓冲区控制电路使用译码器74HC139芯片实现。
[0009]优选的，所述PCI总线的所占用的地址能够重定位。
[0010]优选的，所述PCI总线包括PCI接口桥芯片、PCI接口及其外围电路；PCI接口桥芯片与CPLD模块连接，将8位数据转化为32位数据，实现PCI总线接口与单片机之间的通信。
[0011]优选的，所述驱动模块为WDM类驱动模块。
[0012]本实用新型提供的光栅尺数据采集系统可在CPLD芯片内实现逻辑控制，非常适于大数据量的高速传输控制；CPLD的组成形式灵活，而且可以集成外围控制电路和接口、显示等各种电路，具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。它兼容了 PLD和通用门阵列的开发周期短、工具先进、成本低、质量稳定及可实时在线检验等优点，同时还可以实现较大规模的电路，编程也极其灵活，在实际使用中此光栅尺数据采集系统测量精度完全可以满足设计要求，本专利使用总线接口桥芯片与CPLD可以最大限度的减小的面积并且能提尚电路运彳丁的稳定性。
【附图说明】
[0013]此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，并不构成对本实用新型的不当限定，在附图中:
[0014]图1为本实用新型实施例示意图。
【具体实施方式】
[0015]下面将结合附图以及具体实施例来详细说明本实用新型，在此本实用新型的示意性实施例以及说明用来解释本实用新型，但并不作为对本实用新型的限定。
[0016]实施例
[0017]如图1所示，一种光栅尺数据采集系统，包括依次电连接的采集信号处理模块1、细分鉴相单元2、倍频单元3、单片机5、PCI总线7以及ARM主控单元9 ;所述采集信号处理模块I包括光栅尺和信号整形模块，该光栅尺细分数为4细分和200细分，PCI总线7能检测光栅尺最大运行速度为0.5m/s，单片机5选用AVR单片机，此单片机是典型的SOC芯片，具有片内看门狗，上升沿与下降沿外部中断，并且程序执行效率较高，系统使用有源晶振；可以同时采集四路光栅尺信号，所述单片机5与所述PCI总线7之间通过CPLD模块6电连接，所述CPLD模块6包括CPLD芯片，寄存器、译码器及其外围电路，最终实现了 PCI总线7接口与单片机5之间的通信，所述ARM主控单元9通过驱动模块8实现对所述PCI总线7的通信和控制。系统将光栅尺输出的两路原始电信号整形成方波信号或接收信号即为相位差的方波，然后将路信号经施密特非门一次整形后和二次整形后的信号分别连接到AVR单片机的两个外部中断源上，此两外部中断源需配置为上升沿触发中断。当上升沿中断被触发后，在中断服务程序中，读取两路信号的状态，如果此时路为高电平则光栅尺在反相运动，细分计数减；如果此时路为低电平，则光栅尺在正向运动，细分数加。从而实现信号细分鉴相的效果。
[0018]本实施例中，所述信号细分鉴相采用硬件四细分法，对于光栅栅距为4um的光栅尺，进行四倍频后每个脉冲当量为lum，所述倍频单元3采用2片可再触发单稳态多谐振荡器74LS123，构成四倍频电路。
[0019]本实施例中，所述倍频单元3与所述单片机之间还包括四路缓冲区4，其中CPLD芯片实现了四个双端口缓冲区，每个双端口缓冲区使用两个寄存器实现；译码器通过区分各个缓冲区的信号实现了区分四个缓冲区地址；，四路缓冲区4可以同时采集四路光栅尺细分信号，故有四路细分数据暂存的缓冲区，每个缓冲区均有地址线A0、Al控制，为了在读取数据时避免地址混淆，对各个缓冲区的读信号加以区分，缓冲区控制电路使用了译码器74HC139芯片实现。
[0020]本实施例中，所述PCI总线7的所占用的地址能够重定位，重定位是由设备的配置空间的基址寄存器实现的，通常情况下，各个设备的基址寄存器总是被或者操作系统分配为不同的基址，从而将各个设备分别映射到不同的地址范围；在需要时，应用程序也可以自行修改基址。
[0021]本实施例中，所述PCI总线7包括PCI接口桥芯片、PCI接口及其外围电路；PCI接口桥芯片与CPLD模块6连接，将8位数据转化为32位数据，最终实现了 PCI总线7接口与单片机之间的通信。为了兼顾系统运行性能，PCI总线7接口桥芯片使用CH365，芯片为从本地位数据总线接口到PCI总线7的位数据总线接口提供了较好的解决方案。只需使用很少的外围电路即可实现数据位的转换，可以提高电路运行的稳定性，节约开发成本。
[0022]本实施例中，所述驱动模块为WDM类驱动模块，实现了 ARM主控操作系统和PCI总线7的通信和控制。
[0023]以上对本实用新型实施例所提供的技术方案进行了详细介绍，本文中应用了具体个例对本实用新型实施例的原理以及实施方式进行了阐述，以上实施例的说明只适用于帮助理解本实用新型实施例的原理；同时，对于本领域的一般技术人员，依据本实用新型实施例，在【具体实施方式】以及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。
【主权项】
1.一种光栅尺数据采集系统，其特征在于: 包括依次电连接的采集信号处理模块、细分鉴相单元、倍频单元、单片机、PCI总线以及ARM主控单元； 所述采集信号处理模块包括光栅尺和信号整形模块，所述单片机与所述PCI总线之间通过CPLD模块电连接，所述ARM主控单元通过驱动模块实现对所述PCI总线的通信和控制。
2.如权利要求1所述的光栅尺数据采集系统，其特征在于: 所述倍频单元采用2片可再触发单稳态多谐振荡器74LS123，构成四倍频电路。
3.如权利要求2所述的光栅尺数据采集系统，其特征在于: 所述倍频单元与所述单片机之间还包括四路缓冲区以同时采集四路光栅尺细分信号，每个缓冲区均有地址线A0、Al控制，对各个缓冲区的读信号加以区分，缓冲区控制电路使用译码器74HC139芯片实现。
4.如权利要求2所述的光栅尺数据采集系统，其特征在于: 所述PCI总线的所占用的地址能够重定位。
5.如权利要求2所述的光栅尺数据采集系统，其特征在于: 所述PCI总线包括PCI接口桥芯片、PCI接口及其外围电路；PCI接口桥芯片与CPLD模块连接，将8位数据转化为32位数据，实现PCI总线接口与单片机之间的通信。
6.如权利要求1所述的光栅尺数据采集系统，其特征在于: 所述驱动模块为WDM类驱动模块。
【专利摘要】本实用新型涉及一种光栅尺数据采集系统，包括依次电连接的采集信号处理模块、细分鉴相单元、倍频单元、单片机、PCI总线以及ARM主控单元；所述采集信号处理模块包括光栅尺和信号整形模块，所述单片机与所述PCI总线之间通过CPLD模块电连接，所述ARM主控单元通过驱动模块实现对所述PCI总线的通信和控制。本实用新型提供的光栅尺数据采集系统可在CPLD芯片内实现逻辑控制，非常适于大数据量的高速传输控制；CPLD的组成形式灵活，而且可以集成外围控制电路和接口、显示等各种电路，具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。
【IPC分类】G05B19-042
【公开号】CN204440089
【申请号】CN201520140714
【发明人】罗永顺, 肖敦桂
【申请人】广东技术师范学院
【公开日】2015年7月1日
【申请日】2015年3月12日