数字存储示波器采集控制系统的制作方法
【技术领域】
[0001]本实用新型涉及的是数字存储示波器采集技术领域，具体涉及数字存储示波器采集控制系统。
【背景技术】
[0002]数字存储示波器作为通用时域测量仪器，已被广泛应用于各个领域，随着新技术、新器件的发展，它正在向宽带化、模块化、多功能和网络化的方向发展，除了模拟通道输入带宽不断提升以外，数字存储示波器显示与控制系统的性能也变得越来越重要，它的优劣直接影响数字存储示波器的整体性能。
[0003]无论是国内还是国外，设计带宽更高的模拟通道，采样速率更高的采集系统始终是整个示波器设计的主旋律，在整个行业对数据速率极限永无止境的挑战过程中，示波器一直承担着系统设计和错误排除等应用中最为重要的任务，模拟带宽频率更高，不断满足行业测试新标准，功能集成趋势明显，这是示波器未来的发展趋势，随着电子产业不断引入新兴技术和标准，示波器也正在不断进化发展以应对层出不穷的新挑战，针对当前市场上FPGA芯片可以被动配置和DSP高性能的特点，利用该技术设计出低成本，高性能的示波器采集控制系统还是很有必要的。
【实用新型内容】
[0004]针对现有技术上存在的不足，本实用新型目的是在于提供一种数字存储示波器采集控制系统，结构简单，设计合理，成本低，性能高，提高了系统的集成度，而且增加了设计的灵活性和可靠性。
[0005]为了实现上述目的，本实用新型是通过如下的技术方案来实现:数字存储示波器采集控制系统，包括信号调理电路、采集控制电路、触发控制电路、控制系统电路、时基控制电路、电源模块电路和DSP，信号调理电路通过A/D模块与采集控制电路连接，时基控制电路分别接采集控制电路、A/D模块，控制系统电路与触发控制电路连接，触发控制电路接信号调理电路，采集控制电路、控制系统电路均与DSP连接，电源模块电路分别与采集控制电路、控制系统电路、DSP连接；信号调理电路用于对输入模拟信号进行放大或衰减，使信号在进入采集控制电路的时候，信号幅度能满足采样AD的模拟输入范围要求，采集控制电路用于数字示波器对信号采集过程的控制和采集信息的存储显示，同时负责采集数据与DSP之间的信息交流，触发控制电路用于调节示波器触发类型，完成波形特征的捕获，控制系统电路用于接受并执行外部输入的控制命令，时基控制电路用于示波器所需要的时钟，电源模块电路用于给系统内部芯片供电。
[0006]作为优选，所述的信号调理电路包括衰减电路、限幅稳压电路、放大电路，衰减电路、限幅稳压电路、放大电路依次连接，信号衰减幅度由FPGA通过功率驱动芯片ULN2803来控制，ULN2803控制继电器的通断，决定了电阻分压网络的衰减倍数，限幅稳压电路由四个限幅稳压二极管和电阻构成的过载保护电路组成，防止过载时器件的损坏，程控增益宽带放大电路由增益变化范围线性连续可调的可控增益放大器组成，通过FPGA结合8位D/A转换芯片对两片放大器引脚端的电压进行控制。
[0007]作为优选，所述的触发控制电路包括高速模拟比较器和D/A模块，由DSP控制D/A产生预置比较信号，与用户选定的触发输入信号进行比较，产生触发信号送入FPGA内，形成触发，配合触发电路的不同功能，采集控制电路可对很多复杂的输入信号进行观察。
[0008]作为优选，所述的控制系统电路包括通道控制、触发控制、时基调节和通信接口，通信接口由RS232S通信接口和USB通信接口构成，控制系统电路还包括DSP系统，在前端与高速的采集系统，触发系统协调动作，接收采样数据；后端通过串口与外部键盘实现人机通讯，通过内置USB控制器实现USB的远程通讯，通过内置IXD控制器在屏幕上显示波形和数据。
[0009]作为优选，所述的时基控制电路包括外部晶体振荡器、锁相环、AD采样器和分频电路，外部晶体振荡器、锁相环、AD采样器、分频电路依次连接。
[0010]本实用新型的有益效果:针对当前市场上FPGA芯片可以被动配置的特点，利用该技术设计出低成本、高性能的示波器采集控制系统，采用高速A/D+FPGA+DSP的总体结构，依据数字存储示波器在不同的工作情况下各个功能模块工作状态的非并发性，对采集控制电路进行了分割和简化，从而提高了系统的集成度，而且增加了设计的灵活性和可靠性。
【附图说明】
[0011]下面结合附图和【具体实施方式】来详细说明本实用新型；
[0012]图1为本实用新型的原理框图；
[0013]图2为本实用新型信号调理模块的结构框图；
[0014]图3为本实用新型时钟产生的结构框图。
【具体实施方式】
[0015]为使本实用新型实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合【具体实施方式】，进一步阐述本实用新型。
[0016]参照图1-3，本【具体实施方式】采用以下技术方案:数字存储示波器采集控制系统，包括信号调理电路1、采集控制电路2、触发控制电路3、控制系统电路4、时基控制电路5、电源模块电路6和DSP7，信号调理电路I通过A/D模块8与采集控制电路2连接，时基控制电路5分别接采集控制电路2、A/D模块8，控制系统电路4与触发控制电路3连接，触发控制电路3接信号调理电路I，采集控制电路2、控制系统电路4均与DSP7连接，电源模块电路6分别与采集控制电路2、控制系统电路4、DSP7连接，信号调理电路I用于对输入模拟信号进行放大或衰减，使信号在进入采集控制电路的时候，信号幅度能满足采样AD的模拟输入范围要求；采集控制电路2用于数字示波器对信号采集过程的控制和采集信息的存储显示，同时负责采集数据与DSP7之间的信息交流；触发控制电路3用于调节示波器触发类型，完成波形特征的捕获；控制系统电路4用于接受并执行外部输入的控制命令；时基控制电路5用于示波器所需要的时钟；电源模块电路6用于给系统内部芯片供电。
[0017]值得注意的是，所述的信号调理电路I包括衰减电路1-1、限幅稳压电路1-2、放大电路1-3，衰减电路1-1、限幅稳压电路1-2、放大电路1-3依次连接，衰减电路1-1的信号衰减幅度由FPGA通过功率驱动芯片来控制，控制继电器的通断，决定了电阻分压网络的衰减倍数，限幅稳压电路1-2由四个限幅稳压二极管和电阻构成的过载保护电路组成，防止过载时器件的损坏；放大电路1-3由增益变化范围线性连续可调的可控增益放大器组成，通过FPGA结合8位D/A转换芯片对两片可控增益放大器引脚端的电压进行控制。
[0018]值得注意的是，所述的采集控制电路2数据采集控制电路，作为整个数字存储示波器的核心，连接着外部输入和前端信号调理电路，主要作用是AD对模拟输入信号的量化，然后是FPGA做降速接收，数据同步，硬件抽点，存储数据。
[0019]此外，所述的触发控制电路3包括高速模拟比较器和D/A模块。
[0020]本【具体实施方式】控制系统电路4包括通道控制、触发控制、时基调节和通信接口，通道控制用于调节输入信号的幅度与偏移；触发控制用于产生用户所选择的触发类型，它直接影响到波形显示的稳定性；时基调节显然是调节示波器时基档位的，不同的时基档位可以观察不同频率的输入信号；通信接口由RS232S通信接口和USB通信接口构成。
[0021]本【具体实施方式】时基控制电路5包括外部晶体振荡器、锁相环、AD采样器和分频电路，外部晶体振荡器、锁相环、AD采样器、分频电路依次连接，由外部晶体振荡器产生时钟，该时钟进入锁相环以后，由锁相环倍频，再送给AD采样器作为采样时钟，同时时钟会经过分频电路产生一系列的工作时钟给FPGA中的各个子功能模块使用。
[0022]本【具体实施方式】采用高速A/D+FPGA+DSP的总体结构，依据数字存储示波器在不同的工作情况下各个功能模块工作状态的非并发性，对采集控制电路进行了分割和简化，从而提高系统集成度，且增加灵活性和可靠性，具有广阔的市场应用前景。
[0023]以上显示和描述了本实用新型的基本原理和主要特征和本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。
【主权项】
1.数字存储示波器采集控制系统，其特征在于，包括信号调理电路(I)、采集控制电路(2)、触发控制电路(3)、控制系统电路(4)、时基控制电路(5)、电源模块电路(6)和DSP (7)，信号调理电路⑴通过A/D模块⑶与采集控制电路(2)连接，时基控制电路(5)分别接采集控制电路⑵、A/D模块(8)，控制系统电路(4)与触发控制电路(3)连接，触发控制电路⑶接信号调理电路(I)，采集控制电路⑵、控制系统电路⑷均与DSP(7)连接，电源模块电路(6)分别与采集控制电路(2)、控制系统电路(4)、DSP (7)连接。
2.根据权利要求1所述的数字存储示波器采集控制系统，其特征在于，所述的信号调理电路(I)包括衰减电路(1-1)、限幅稳压电路(1-2)、放大电路(1-3)，衰减电路(1-1)、限幅稳压电路(1-2)、放大电路(1-3)依次连接。
3.根据权利要求1所述的数字存储示波器采集控制系统，其特征在于，所述的触发控制电路(3)包括高速模拟比较器和D/A模块。
4.根据权利要求1所述的数字存储示波器采集控制系统，其特征在于，所述的控制系统电路(4)包括通道控制、触发控制、时基调节和通信接口，通信接口由RS232S通信接口和USB通信接口构成。
5.根据权利要求1所述的数字存储示波器采集控制系统，其特征在于，所述的时基控制电路(5)包括外部晶体振荡器、锁相环、AD采样器和分频电路，外部晶体振荡器、锁相环、AD采样器、分频电路依次连接。
【专利摘要】本实用新型公开了一种数字存储示波器采集控制系统，它涉及数字存储示波器采集技术领域。它包括信号调理电路、采集控制电路、触发控制电路、控制系统电路、时基控制电路、电源模块电路和DSP，信号调理电路通过A/D模块与采集控制电路连接，时基控制电路分别接采集控制电路、A/D模块，控制系统电路与触发控制电路连接，触发控制电路接信号调理电路，采集控制电路、控制系统电路均与DSP连接，电源模块电路分别与采集控制电路、控制系统电路、DSP连接。本实用新型成本低，性能高，提高了系统的集成度，而且增加了设计的灵活性和可靠性。
【IPC分类】G05B19-418
【公开号】CN204595578
【申请号】CN201520191151
【发明人】陈孟元, 周柱, 吴伟乾, 张晓昕, 党天一, 许康乐
【申请人】安徽工程大学
【公开日】2015年8月26日
【申请日】2015年3月31日