一种变频余弦信号发生装置的制造方法
【技术领域】
[0001] 本实用新型设及一种信号发生装置，属于数字信号与信息处理领域。
【背景技术】
[0002] 随着技术的发展，电子仪表领域各种电磁传感器的激励技术也在不断发展。经典 的余弦信号直接合成方式，虽然原理简单，但所需滤波器件多，因此，设计体积大，产品的可 靠性低。后来发展到利用锁相环路集成忍片来实现信号发生器。由于锁相环路相当于特定 窄带跟踪滤波器，因此能很好地选择所需频率的信号，抑制杂散分量，且避免了大量使用滤 波器，但不能方便的改变信号频率。还有常规的信号发生器的驱动功率不大，应用上也带来 了不方便。总之，现有的数字信号发生器设计技术，不但硬件系统繁琐，且频率转换时间长、 频率分辨率不高、输出相位不连续的缺陷。采用直接模拟合成方法W及采用锁相环(P化)技 术等方法设计的信号发生器在功能、精度、带负载能力、Ξ相对称度等方面均存在缺陷和不 足。 【实用新型内容】
[0003] 本实用新型为了解决现有的信号发生器所输出信号的幅值和频率稳定性差、精度 低、带负载能力差等问题，进而提供了一种变频余弦信号发生装置。
[0004] 本实用新型为解决上述技术问题采取的技术方案是：
[0005] -种变频余弦信号发生装置，所述信号发生装置包括频率和幅度输入模块、显示 模块、单片机、可编程逻辑器件CPLD、S路D/A转换电路、Ξ路滤波电路和Ξ路调幅电路;通 过频率和幅度输入模块输入所需频率和幅度给单片机，显示模块用于显示输入的Ξ相余弦 信号的频率和幅度，单片机的显示信号输出端与显示模块输入端连接;单片机用于产生频 率、相位和幅度的控制信息并将其传递给可编程逻辑器件CPLD，可编程逻辑器件CPLD用于 产生数字形式的Ξ相余弦波形并将其分别传递给相应的一路D/A转换电路;Ξ路D/A转换电 路将数字形式的Ξ相正弦波形转分别换成模拟信号，Ξ路模拟信号依次通过滤波电路、调 幅电路后，输出频率范围在50化~80曲ζΞ相余弦信号;所述调幅电路包括AD835忍片和分 档电路;分档电路包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电源和旋转开关； 电阻R1的一端同时连接AD835的Ζ端口和旋转开关的动触点，电阻R1的另一端连接电源负 极，接旋转开关的第一静触点连接电源正极，电阻R2的一端连接旋转开关的第二静触点，电 阻R2的另一端连接电源正极，电阻R3的一端连接旋转开关的第Ξ静触点，电阻R3的另一端 连接电源正极，电阻R4的一端连接旋转开关的第四静触点，电阻R4的另一端连接电源正极， 电阻R5的一端连接旋转开关的第五静触点，电阻R5的另一端连接电源正极，电阻R6的一端 连接旋转开关的第六静触点，电阻R6的另一端连接电源正极。
[0006] 所述滤波电路为压控电压源二阶低通滤波电路。
[0007] 所述CPLD采用的是Altera公司生产的巧cloneiv Ε系列忍片。
[000引输出Ξ相余弦信号的频率范围为60化~70kHz。
[0009 ] 所述调幅电路基于Μ调制电路设计而成。
[0010] 所述D/A转换电路为型号为DAC904,可编程逻辑器件CPLD产生的数字信号直接接 至DAC904的1-14引脚。
[0011] 本实用新型的有益效果是:本实用新型作为信号源所输出的基准余弦信号的幅值 和频率高度稳定，且失真小，带负载能力强，Ξ相对称度好。其还可广泛用于交流异步电机 的变频驱动，如变频空调、变频冰箱和变频洗衣机的控制驱动，各类工业水累、风机的变频 驱动，各类不间断电源W及其它一些需要Ξ相正弦波形驱动的功率控制电路中。本实用新 型产生的波形信号能很好的满足运些要求。若需更改发生频率，只需多次控制频率和幅度 输入模块，选择新的所需频率，就实现频率的变化输出，频率调节范围较大，每按下调节模 块增加按钮一次，在原有频率基础上增加一定步长赫兹频率输出。
【附图说明】
[0012] 图1是本实用新型的总体结构框图；
[0013] 图2为本实用新型的Ξ相余弦信号发生器的DA转换电路图（图2a为第一路D/A转换 电路图，图化为第二路D/A转换电路图，图2c为第Ξ路D/A转换电路图），Ξ路D/A转换电路的 构造是相同的；
[0014] 图3为本实用新型的滤波电路图（压控电压源二阶低通滤波电路）；
[0015] 图4为本实用新型的调幅电路图。
【具体实施方式】
【具体实施方式】 [0016] 一:如图1~4所示，本实施方式所述的变频余弦信号发生装置，其特 征在于:所述信号发生装置包括频率和幅度输入模块、显示模块、单片机、可编程逻辑器件 C化D、S路D/A转换电路、Ξ路滤波电路和Ξ路调幅电路;通过频率和幅度输入模块输入所 需频率和幅度给单片机，显示模块用于显示输入的Ξ相余弦信号的频率和幅度，单片机的 显示信号输出端与显示模块输入端连接;单片机用于产生频率、相位和幅度的控制信息并 将其传递给可编程逻辑器件CPLD，可编程逻辑器件CPLD用于产生数字形式的Ξ相余弦波形 并将其分别传递给相应的一路D/A转换电路;Ξ路D/A转换电路将数字形式的Ξ相正弦波形 转分别换成模拟信号，Ξ路模拟信号依次通过滤波电路、调幅电路后，输出频率范围在50化 ~80曲ζΞ相余弦信号;所述调幅电路包括AD835忍片和分档电路;分档电路包括电阻R1、电 阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电源和旋转开关；电阻R1的一端同时连接AD835的Ζ 端口和旋转开关的动触点，电阻R1的另一端连接电源负极，接旋转开关的第一静触点连接 电源正极，电阻R2的一端连接旋转开关的第二静触点，电阻R2的另一端连接电源正极，电阻 R3的一端连接旋转开关的第Ξ静触点，电阻R3的另一端连接电源正极，电阻R4的一端连接 旋转开关的第四静触点，电阻R4的另一端连接电源正极，电阻R5的一端连接旋转开关的第 五静触点，电阻R5的另一端连接电源正极，电阻R6的一端连接旋转开关的第六静触点，电阻 R6的另一端连接电源正极。
[0017] 经转换后，所述变频余弦信号发生装置最终可输出数字信号。
【具体实施方式】 [0018] 一:如图3所示，本实施方式所述滤波电路为压控电压源二阶低通滤 波电路。其它组成和连接关系与一相同。
【具体实施方式】 [0019] Ξ:本实施方式所述CPLD采用的是Altera公司生产的巧cloneiv E 系列忍片。其它组成和连接关系与一或二相同。
[0020] 该Ξ相余弦信号发生器电路由系统时钟、相位累加器、相位调制器、波形查找表、 D/A转换器和信号调理电路构成。在每一个时钟周期，频率累加器W输入频率字为步进进行 自增累加；累加结果的高位被送给相位累加器与相位字进行累加，可W理解为在运里加上 相位偏置;第一路没有相位偏置，而第二路和第Ξ路是频率累加器的输出（地址)在相位累 加器中加上120°和240°对应的相位字后作为相位累加器的输出，相位累加器的输出作为波 形查找表的地址从查找表中读出相应的数据后送给D/A转化器，最后经过低通滤波、后级放 大等信号调理电路形成模拟量的波形输出。
[0021