一种高精度过温保护电路的制作方法
【专利摘要】本实用新型提供一种高精度过温保护电路，其特征在于：包括PTAT基准电流产生电路、过温比较电压产生电路、参考电压产生电路、过温比较器，过温比较电压产生电路与PTAT基准电流产生电路互为电流镜像，过温比较电压产生电路的输出端、参考电压产生电路的输出端分别连接过温比较器的负相输入端和正相输入端，过温比较器的输出端构成过温保护电路的输出。通过比较过温比较电压与恒定的参考电压来判断温度是否超过温度保护的阈值，以实现当产品温度过高时，输出过温保护信号，控制产品进入温度保护状态，电路结构简单，过温保护触发点不受制作工艺的影响，精确、批量一致性好、精度高，可作为过温保护模块用于各种集成电路芯片、MCU模块、开关电源等产品中，具有很好的市场开发价值。
【专利说明】
_种局精度过温保护电路
技术领域
[0001]本实用新型属于半导体集成电路技术领域，具体涉及一种高精度过温保护电路。
【背景技术】
[0002]某些集成电路产品，如电源、驱动器件等经常要面临工作温度过高，发热量过大，导致电路不能正常工作甚至永久性烧毁的问题，这就需要将过温保护电路集成在电路里。过温保护电路的作用在于:对电路工作温度进行监测，在集成电路工作温度达到设定值以后发生动作，完成关断电路、关闭电源等功能，起到保护电路的目的。
[0003]传统的过温保护电路如图1所示，采用阈值为负温度系数的三极管，其工作原理是:比较器的正端电压取决于三极管的阈值电压，其负端电压为定值，随着温度升高，比较器正端输入电压降低，当温度不断上升至比较器正端电压低于负端电压时，比较器翻转，out信号跳变从而可以去控制关断芯片的驱动等模块。由于生产工艺的偏差，导致三极管的阈值会波动(如图2所示的仿真波形图所示)，从而导致过温点的阈值很难控制:过温保护触发的温度偏低会导致误触发，影响正常工作的范围；过温保护触发的温度偏高会引起过温保护功能不起作用，最终造成过温保护的温度触发点精度低，使用这一过温保护电路的产品良率低。
【发明内容】
[0004]为解决上述技术问题，本实用新型提供了一种不受生产工艺影响、过温保护触发点精确高、一致性好的过温保护电路，用作集成电路产品的过温保护能够提高产品的良率。
[0005]为达到上述目的，本实用新型的技术方案如下:一种高精度过温保护电路，其特征在于:包括PTAT基准电流产生电路、过温比较电压产生电路、参考电压产生电路、过温比较器，所述过温比较电压产生电路与PTAT基准电流产生电路互为电流镜像，所述过温比较电压产生电路的输出端、参考电压产生电路的输出端分别连接过温比较器的负相输入端和正相输入端，所述过温比较器的输出端构成过温保护电路的输出(Out)。
[0006]本实用新型的一个较佳实施例中，进一步包括所述过温比较电压产生电路包括第一PMOS管、第二PMOS管、第一电阻，所述第一PMOS管的源极连接电源端VDD，其漏极连接第二PMOS管的源极，所述第二 PMOS管的漏极连接第一电阻后接地。
[0007]本实用新型的一个较佳实施例中，进一步包括所述PTAT基准电流产生电路包括第三PMOS管、第四PMOS管、第一双极型晶体管、第二双极型晶体管、运算放大器、第二电阻，所述第三PMOS管、第四PMOS管两者的源极均与电源端VDD连接，两者的栅极均与第一 PMOS管的栅极连接，所述第三PMOS管的漏极连接第二电阻、且两者的连接点形成节点A，所述第二电阻的另一端连接第一双极型晶体管后接地，所述第四PMOS管的漏极连接第二双极型晶体管后接地，第四PMOS管与第二双极型晶体管的连接点形成节点B，节点A、节点B分别连接运算放大器的正相输入端和负相输入端，所述运算放大器的输出端连接第三PMOS管的栅极。
[0008]本实用新型的一个较佳实施例中，进一步包括所述PTAT基准电流产生电路还包括第五PMOS管、第六PMOS管，所述第五PMOS管、第六PMOS管两者的栅极均与第二 PMOS管的栅极连接，所述第五PMOS管连接在第三PMOS管与第二电阻之间，其源极连接第三PMOS管的漏极，其漏极连接第二电阻，所述第六PMOS管连接在第四PMOS管与第二双极型晶体管之间，其源极连接第四PMOS管的漏极，其漏极连接第二双极型晶体管。
[0009]本实用新型的一个较佳实施例中，进一步包括所述第一双极型晶体管和第二双极型晶体管均为NPN型双极型晶体管，所述第一双极型晶体管的基极与其集电极连接、连接后与第二电阻连接，其发射极接地，所述第二双极型晶体管的基极与其集电极连接、连接后与第六PMOS管的漏极连接，其发射极接地。
[0010]本实用新型的一个较佳实施例中，进一步包括所述第一双极型晶体管和第二双极型晶体管均为PNP型双极型晶体管，所述第一双极型晶体管的基极与其集电极连接后接地，其发射极连接第二电阻，所述第二双极型晶体管的基极与其集电极连接后接地，其发射极连接第六PMOS管的漏极。
[0011]本实用新型的一个较佳实施例中，进一步包括所述PTAT基准电流产生电路包括第七PMOS管、第八PMOS管、第一匪OS管、第二 NMOS管、第三双极型晶体管、第四双极型晶体管、第三电阻，所述第七PMOS管、第八PMOS管两者的源极均连接电源端VDD，两者的栅极均连接第一 PMOS管的栅极，所述第一 NMOS管、第二 NMOS管两者的栅极连接，第一 NMOS管的栅极与其漏极连接，所述第七PMOS管的漏极连接第一 NMOS管的漏极，所述第一 NMOS管的源极连接第三电阻，所述第三电阻的另一端连接第三双极型晶体管后接地，所述第八PMOS管的漏极连接第二 NMOS管的漏极，所述第二 NMOS管的源极连接第四双极型晶体管后接地。
[0012]本实用新型的一个较佳实施例中，进一步包括所述PTAT基准电流产生电路还包括第九PMOS管、第十PMOS管，两者的栅极均连接第二 PMOS管的栅极，所述第九PMOS管连接在第七PMOS管和第一匪OS管之间，第九PMOS的源极和漏极分别连接第七PMOS管的漏极和第一WOS管的漏极，第十PMOS管连接在第八PMOS管与第二NMOS管之间，第十PMOS管的源极和漏极分别连接第八PMOS管的漏极和第二 NMOS管的漏极。
[0013]本实用新型的一个较佳实施例中，进一步包括所述第三双极型晶体管和第四双极型晶体管均为NPN型双极型晶体管，所述第三双极型晶体管的基极和其集电极连接、连接后与第三电阻连接，其发射极接地，所述第四双极型晶体管的基极和其集电极连接、连接后与第二 NMOS管的源极连接，其发射极接地。
[0014]本实用新型的一个较佳实施例中，进一步包括所述第三双极型晶体管和第四双极型晶体管均为PNP型双极型晶体管，所述第三双极型晶体管的基极和其集电极连接、连接后接地，其发射极连接第三电阻，所述第四双极型晶体管的基极和其集电极连接、连接后接地，其发射极连接第二 NMOS管的源极。
[0015]本实用新型的有益效果是:与现有技术相比，本实用新型的过温保护电路通过PTAT基准电流产生电路获得随温度升高而升高的基准电流，与PTAT基准电流产生电路互为电流镜像的过温比较电压产生电路将基准电流变为不受工艺影响且电压随温度升高而升高的过温比较电压电压，通过过温比较电压与恒定的参考电压来判断温度是否超过温度保护的阈值，以实现当产品温度过高时，输出过温保护信号，控制产品进入温度保护状态。本实用新型的电路结构简单，过温保护触发点不受制作工艺的影响，精确、批量一致性好、精度高，可作为过温保护模块用于各种集成电路芯片、MCM模块、开关电源等产品中，具有很好的市场开发价值。
【附图说明】
[0016]为了更清楚地说明本实用新型实施例技术中的技术方案，下面将对实施例技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1是现有技术的过温保护电路的原理图；
[0018]图2是现有技术的过温保护电路的仿真波形图；
[0019]图3是本实用新型优选实施例的电路原理图；
[0020]图4是本实用新型第二实施例的电路原理图；
[0021]图5是本实用新型第三实施例的电路原理图；
[0022]图6是本实用新型第四实施例的电路原理图；
[0023]图7是本实用新型优选实施例的仿真波形图。
[0024]其中，10-PTAT基准电流产生电路，20-过温比较电压产生电路，30-参考电压产生电路。
【具体实施方式】
[0025]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0026]实施例一
[0027]如图3所示，本实施例中公开了一种高精度过温保护电路，包括PTAT基准电流产生电路10、过温比较电压产生电路20、参考电压产生电路30、过温比较器Ul，所述过温比较电压产生电路20与PTAT基准电流产生电路10互为电流镜像，所述过温比较电压产生电路20的输出端、参考电压产生电路30的输出端分别连接过温比较器Ul的负相输入端(-)和正相输入端( + )，所述过温比较器Ul的输出端构成过温保护电路的输出Out。本实用新型的PTAT基准电流产生电路10用于获得不受制作工艺影响、随温度升高而升高的基准电流，过温比较电压产生电路20用于将获得的基准电流转化成过温比较电压，参考电压产生电路30用于获得准确的参考电压Vref，过温比较器Ul通过比较过温比较电压与参考电压Vref的大小来判断温度是否超过温度保护的阈值，当超出温度保护阈值时过温比较器Ul的输出端Out输出过温保护信号，控制产品进入温度保护状态。
[0028]具体的，所述过温比较电压产生电路20包括第一PMOS管PMl、第二PMOS管PM2、第一电阻Rl，所述第一PMOS管PMl的源极连接电源端VDD，其漏极连接第二PMOS管PM2的源极，所述第二 PMOS管PM2的漏极连接第一电阻Rl后接地。
[0029]作为本实用新型的优选实施例，所述PTAT基准电流产生电路10包括第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第一双极型晶体管Ql、第二双极型晶体管Q2、运算放大器U2、第二电阻R2，所述第三PMOS管PM3、第四PMOS管PM4两者的源极均与电源端VDD连接，两者的栅极均与第一 PMOS管PMl的栅极连接，所述第五PMOS管PM5、第六PMOS管PM6两者的栅极均与第二PMOS管PM2的栅极连接，所述第三PMOS管PM3的漏极连接第五PMOS管PM5的源极，第五PMOS管PM5的漏极连接第二电阻R2，连接点形成节点A，第二电阻R2的另一端连接第一双极型晶体管Ql后接地，第四PMOS管PM4的漏极连接第六PMOS管PM6的源极，连接点形成节点B第六PMOS管PM6的漏极连接第二双极型晶体管Q2后接地，节点A、节点B分别连接运算放大器U2的正相输入端和负相输入端，所述运算放大器U2的输出端连接第三PMOS管PM3的栅极。
[0030]具体的，所述第一双极型晶体管Ql和第二双极型晶体管Q2均为NPN型双极型晶体管，所述第一双极型晶体管Ql的基极与其集电极连接、连接后与第二电阻R2连接，其发射极接地，所述第二双极型晶体管Q2的基极与其集电极连接、连接后与第六PMOS管PM6的漏极连接，其发射极接地。
[0031]为了匹配，获得更好的性能，第一双极型晶体管Ql采用M个相同尺寸的晶体管并联，并且Q2采用一个相同尺寸的晶体管。
[0032]为了匹配，电阻Rl和电阻R2采用相同的电阻类型，并且版图上采用匹配画法。
[0033]基于上述电路结构，其电路原理如下:基于PTAT基准电流产生电路10为电流镜，节点A、和节点B两点上的电压相同，第二电阻R2上的压降等于第二双极型晶体管Q2和第一双极型晶体管Ql两个晶体管上的BE结的差，即Vr2 = Vbe2-Vbei，
[0034]根据PN结的伏安特性公式Id= Is.(eVVT_l)推出VBE1 = VT*ln(Il/M.Is),Vbe2 =VT*ln(I2/Is)，其中M为第一双极型晶体管Ql并联晶体管的个数，
[0035]Vr2 = Vbe2_Vbei
[0036]=VT*ln(I2/Is)_VT*ln(Il/M.Is)
[0037]=ντ*1ηΜ，
[0038]第二电阻R2上的电流
[0039]Ir2 = Vr2/R2
[0040]=(VT*lnM)/R2，VT = KT/q，T是绝对温度，q是电子电量，k是玻尔兹曼常数，q、k、M均为不受晶体管制作工艺波动影响的常数，因此，Ir2为不受晶体管制作工艺波动影响、且随着温度的升高而增大的变量。
[0041 ] 基于过温比较电压产生电路20与PTAT基准电流产生电路10互为电流镜像，因此第一电阻Rl上的电流Iri与第二电阻R2上的电流IR2，即IR1 = IR2=(VT*lnM)/R2，第一电阻Rl上的电压
[0042]Vri = Iri^RI
[0043]= [Rl*(VT*lnM) ]/R2，第一电阻Rl和第二电阻R2同类型，且匹配性好，所以Vr1为不受晶体管制作工艺波动影响、且随温度的升高而增大的变量，第一电阻Rl上的电压Vr1即为过温比较器Ul负相端的电压；同时过温比较器Ul正相端的电压为参考电压产生电路30输出的参考电压Vref，参考电压Vref为芯片中常见的电压基准信号，零温漂，非常准确，精度在± I %以内，不受温度和工艺波动的影响，当温度升高使得VR1>Vref时，过温比较器Ul输出翻转，触发过温保护。由于构成过温比较器Ul两个比较输入端的电压都不受晶体管制作工艺波动的影响，使得过温比较器Ul输出的控制信号不受晶体管制作工艺波动的影响，过温触发点的精度高，批量一致性好，如图7所示为本实用新型优选实施例的仿真波形图。
[0044]另，构成过温比较电压产生电路20电流镜的第一 PMOS管PMl和第二 PMOS管PM2，在不考虑电源抑制比的情况下，仅第一PMOS管PMl就可以实现本实用新型的工作原理，第二PMOS管PM2的增加能够提高电源抑制比，减少电源端Vdd的波动给电路带来影响。
[0045]另，构成PTAT基准电流产生电路10的两个电流镜回路，即由第三PMOS管PM3、第五PMOS管PM5构成的第一电流镜回路，由第四PMOS管PM4、第六PMOS管PM6构成的第二电流镜回路，在不考虑电源抑制比的情况下，第一电流镜回路中仅第三PMOS管PM3就可以实现本实用新型的工作原理，第五PMOS管PM5的增加能够提高电源抑制比，减少电源端Vdd的波动给电路带来影响;在不考虑电源抑制比的情况下，第二电流镜回路中仅第四PMOS管PM4就可以实现本实用新型的工作原理，第六PMOS管PM6的增加能够提高电源抑制比，减少电源端Vdd的波动给电路带来影响。
[0046]实施例二
[0047]如图4所示的实施例二与实施例一的区别仅在于:两个双极型晶体管(Q1、Q2)的选型不同，均为PNP型双极型晶体管，其中，所述第一双极型晶体管Ql的基极与其集电极连接后接地，其发射极连接第二电阻R2，所述第二双极型晶体管Q2的基极与其集电极连接后接地，其发射极连接第六PMOS管PM6的漏极。工作原理同实施例一，同样实现了过温保护的过温触电点不受晶体管制作工艺波动的影响，过温触发点精度高、批量一致性好。
[0048]实施例三
[0049]如图5所示的实施例三与实施例一的区别在于:PTAT基准电流产生电路10的结构不同:所述PTAT基准电流产生电路1包括第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PMlO、第一匪OS管匪1、第二匪OS管匪2、第三双极型晶体管Q3、第四双极型晶体管Q4、第三电阻R3，所述第七PMOS管PM7、第八PMOS管PM8两者的源极均连接电源端VDD，两者的栅极均连接第一 PMOS管PMl的栅极，所述第九PMOS管PM9、第十PMOS管PMlO两者的栅极均连接第二PMOS管PM2的栅极，所述第一匪OS管匪1、第二匪OS管匪2两者的栅极连接，第一NMOS管匪I的栅极与其漏极连接，第七PMOS管PM7、第八PMOS管PM8两者的漏极分别连接第九PMOS管PM9、第十PMOS管PMlO的源极，所述第九PMOS管PM9、第十PMOS管PMlO的漏极分别连接第一 NMOS管匪1、第二匪OS管匪2的漏极，所述第一 NMOS管匪I的源极连接第三电阻R3，所述第三电阻R3的另一端连接第三双极型晶体管Q3后接地，所述第二 NMOS管NM2的源极连接第四双极型晶体管Q4后接地。其中，第一NMOS管匪I的源极与第三电阻R3的连接点形成节点A，第二 NMOS管NM2的源极与第四双极型晶体管Q4的连接点形成节点B。
[0050]具体的，所述第三双极型晶体管Q3和第四双极型晶体管Q4均为NPN型双极型晶体管，所述第三双极型晶体管Q3的基极和其集电极连接、连接后与第三电阻R3连接，其发射极接地，所述第四双极型晶体管Q4的基极和其集电极连接、连接后与第二 NMOS管匪2的源极连接，其发射极接地。
[0051]为了匹配，获得更好的性能，第三双极型晶体管Q3可以采用M个相同型号的晶体管并联。
[0052]基于上述电路结构，其电路原理如下:基于PTAT基准电流产生电路10为电流镜，节点A、和节点B两点上的电压相同，第三电阻R3上的压降等于第四双极型晶体管Q4和第三双极型晶体管Q3两个晶体管上的BE结的差，即Vr3 = Vbe4-Vbe3，
[0053]根据PN结的伏安特性公式Id= Is.(eVVT_l)推出VBE3 = VT*ln(I3/M.Is),Vbe4 =VT*ln(I4/Is)，其中M为第一双极型晶体管Ql并联晶体管的个数，
[0054]Vr3 = Vbe4_Vbe3
[0055]=VT*ln(I4/Is)_VT*ln(I3/M.Is)
[0056]=ντ*1ηΜ，
[0057]第三电阻R3上的电流
[0058]Ir3 = Vr3/R3
[0059]=(VT*lnM)/R3，VT = KT/q，T是绝对温度，q是电子电量，k是玻尔兹曼常数，q、k、M均为不受晶体管制作工艺波动影响的常数，因此，Ir2为不受晶体管制作工艺波动影响、且随着温度的升高而增大的变量。
[0060]基于过温比较电压产生电路20与PTAT基准电流产生电路10互为电流镜像，第一电阻Rl和第三电阻R3同类型，且匹配性好，因此第一电阻Rl上的电流Ir1与第三电阻R3上的电流Ir3,即lRi = lR3 = (VT*lnM)/R3，第一电阻Rl上的电压
[0061]Vri = Iri^RI
[0062]=[Rl*(VT*lnM)]/R3，为不受晶体管制作工艺波动影响、且随温度的升高而增大的变量，第一电阻Rl上的电压Vr1W为过温比较器Ul负相端的电压；同时过温比较器Ul正相端的电压为参考电压产生电路30输出的参考电压Vref，参考电压Vref为芯片中常见的电压基准信号，零温漂，非常准确，精度在+-1 %以内，不受温度和工艺波动的影响，当温度升高使得VR1>Vref时，过温比较器Ul输出翻转，触发过温保护。由于构成过温比较器Ul两个比较输入端的电压都不受晶体管制作工艺波动的影响，使得过温比较器Ul输出的控制信号不受晶体管制作工艺波动的影响，过温触发点的精度高，批量一致性好。
[0063 ] 另，构成PTAT基准电流产生电路1的两个电流镜回路，即由第七PMOS管PM7、第九PMOS管PM9构成的第一电流镜回路，由第八PMOS管PM8、第十PMOS管PMlO构成的第二电流镜回路，在不考虑电源抑制比的情况下，第一电流镜回路中仅第七PMOS管PM7就可以实现本实用新型的工作原理，第九PMOS管PM9的增加能够提高电源抑制比，减少电源端Vdd的波动给电路带来影响;在不考虑电源抑制比的情况下，第二电流镜回路中仅第八PMOS管PM8就可以实现本实用新型的工作原理，第十PMOS管PMlO的增加能够提高电源抑制比，减少电源端Vdd的波动给电路带来影响。
[0064]实施例四
[0065]如图6所示的实施例四与实施例三的区别仅在于:两个双极型晶体管(Q3、Q4)的选型不同，均为PNP型双极型晶体管，其中，所述第三双极型晶体管Q3和第四双极型晶体管Q4均为PNP型双极型晶体管，所述第三双极型晶体管Q3的基极和其集电极连接、连接后接地，其发射极连接第三电阻R3，所述第四双极型晶体管Q4的基极和其集电极连接、连接后接地，其发射极连接第二 NMOS管NM2的源极。工作原理同实施例一，同样实现了过温保护的过温触电点不受晶体管制作工艺波动的影响，过温触发点精度高、批量一致性好。
[0066]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【主权项】
1.一种高精度过温保护电路，其特征在于:包括PTAT基准电流产生电路、过温比较电压产生电路、参考电压产生电路、过温比较器，所述过温比较电压产生电路与PTAT基准电流产生电路互为电流镜像，所述过温比较电压产生电路的输出端、参考电压产生电路的输出端分别连接过温比较器的负相输入端和正相输入端，所述过温比较器的输出端构成过温保护电路的输出(Out)。2.根据权利要求1所述的一种高精度过温保护电路，其特征在于:所述过温比较电压产生电路包括第一PMOS管、第二PMOS管、第一电阻，所述第一PMOS管的源极连接电源端VDD，其漏极连接第二 PMOS管的源极，所述第二 PMOS管的漏极连接第一电阻后接地。3.根据权利要求2所述的一种高精度过温保护电路，其特征在于:所述PTAT基准电流产生电路包括第三PMOS管、第四PMOS管、第一双极型晶体管、第二双极型晶体管、运算放大器、第二电阻，所述第三PMOS管、第四PMOS管两者的源极均与电源端VDD连接，两者的栅极均与第一 PMOS管的栅极连接，所述第三PMOS管的漏极连接第二电阻、且两者的连接点形成节点A，所述第二电阻的另一端连接第一双极型晶体管后接地，所述第四PMOS管的漏极连接第二双极型晶体管后接地，第四PMOS管与第二双极型晶体管的连接点形成节点B，节点A、节点B分别连接运算放大器的正相输入端和负相输入端，所述运算放大器的输出端连接第三PMOS管的栅极。4.根据权利要求3所述的一种高精度过温保护电路，其特征在于:所述PTAT基准电流产生电路还包括第五PMOS管、第六PMOS管，所述第五PMOS管、第六PMOS管两者的栅极均与第二PMOS管的栅极连接，所述第五PMOS管连接在第三PMOS管与第二电阻之间，其源极连接第三PMOS管的漏极，其漏极连接第二电阻，所述第六PMOS管连接在第四PMOS管与第二双极型晶体管之间，其源极连接第四PMOS管的漏极，其漏极连接第二双极型晶体管。5.根据权利要求4所述的一种高精度过温保护电路，其特征在于:所述第一双极型晶体管和第二双极型晶体管均为NPN型双极型晶体管，所述第一双极型晶体管的基极与其集电极连接、连接后与第二电阻连接，其发射极接地，所述第二双极型晶体管的基极与其集电极连接、连接后与第六PMOS管的漏极连接，其发射极接地。6.根据权利要求4所述的一种高精度过温保护电路，其特征在于:所述第一双极型晶体管和第二双极型晶体管均为PNP型双极型晶体管，所述第一双极型晶体管的基极与其集电极连接后接地，其发射极连接第二电阻，所述第二双极型晶体管的基极与其集电极连接后接地，其发射极连接第六PMOS管的漏极。7.根据权利要求2所述的一种高精度过温保护电路，其特征在于:所述PTAT基准电流产生电路包括第七PMOS管、第八PMOS管、第一 NMOS管、第二 NMOS管、第三双极型晶体管、第四双极型晶体管、第三电阻，所述第七PMOS管、第八PMOS管两者的源极均连接电源端VDD，两者的栅极均连接第一 PMOS管的栅极，所述第一 NMOS管、第二 NMOS管两者的栅极连接，第一 NMOS管的栅极与其漏极连接，所述第七PMOS管的漏极连接第一匪OS管的漏极，所述第一匪OS管的源极连接第三电阻，所述第三电阻的另一端连接第三双极型晶体管后接地，所述第八PMOS管的漏极连接第二 NMOS管的漏极，所述第二 NMOS管的源极连接第四双极型晶体管后接地。8.根据权利要求7所述的一种高精度过温保护电路，其特征在于:所述PTAT基准电流产生电路还包括第九PMOS管、第十PMOS管，两者的栅极均连接第二 PMOS管的栅极，所述第九PMOS管连接在第七PMOS管和第一NMOS管之间，第九PMOS的源极和漏极分别连接第七PMOS管的漏极和第一匪OS管的漏极，第十PMOS管连接在第八PMOS管与第二匪OS管之间，第十PMOS管的源极和漏极分别连接第八PMOS管的漏极和第二 NMOS管的漏极。9.根据权利要求8所述的一种高精度过温保护电路，其特征在于:所述第三双极型晶体管和第四双极型晶体管均为NPN型双极型晶体管，所述第三双极型晶体管的基极和其集电极连接、连接后与第三电阻连接，其发射极接地，所述第四双极型晶体管的基极和其集电极连接、连接后与第二 NMOS管的源极连接，其发射极接地。10.根据权利要求8所述的一种高精度过温保护电路，其特征在于:所述第三双极型晶体管和第四双极型晶体管均为PNP型双极型晶体管，所述第三双极型晶体管的基极和其集电极连接、连接后接地，其发射极连接第三电阻，所述第四双极型晶体管的基极和其集电极连接、连接后接地，其发射极连接第二 NMOS管的源极。
【文档编号】G05F1/569GK205427686SQ201521014885
【公开日】2016年8月3日
【申请日】2015年12月9日
【发明人】杭金华
【申请人】苏州美思迪赛半导体技术有限公司