电压输出的调节电路的制作方法
【专利摘要】本实用新型公开了一种电压输出的调节电路。其中，该调节电路包括：比较器，分别与第一电阻串和第二电阻串电连接，用于比较第一电阻串的第一电阻电压是否大于第二电阻串的第二电阻电压；逻辑控制器，分别与第一电阻串和比较器电连接，用于控制比较器遍历比较第一电阻串和第二电阻串之间的电压值大小；主体模块，与逻辑控制器电连接，用于存储当第一电阻电压大于第二电阻电压时，对应的码值，并记录码值对应的输出电压。本实用新型解决了由于现有技术中仅能通过在通讯方式下完成对输出数值的调节，导致与现有电阻分压比电路结构无法兼容的技术问题。
【专利说明】
电压输出的调节电路
技术领域
[0001]本实用新型涉及电气技术应用领域，具体而言，涉及一种电压输出的调节电路。
【背景技术】
[0002]随着数字接口技术的广泛运用，很多产品采用数字接口来调整系统输出数值。如何设计兼容模拟和数字调节两种调压方案，成为了如今亟待解决的问题。
[0003]图1是现有技术中通信总线芯片架构的结构示意图，如图1所示，在黑色粗线区域内是传统的有I2C通讯总线芯片架构，客户通过SDA/SCL两条总线Bus调节x+1比特位的CODE[X: O ]数值。此⑶DE值输入主体模块Ma i nb I ο ck，根据不同的CODE [ x: O ]，用户可以得到输出电压VOUT不同的输出数值。
[0004]由上可知，此方案只能在I2C通讯方式下完成对输出数值的调节，I2C通讯方式需要客户寻找芯片的slave地址，并且需要在相应寄存器写入data数据，这需要占用I2C的通讯接口，但该过程过于繁琐，无法满足数据处理的高效要求。
[0005]针对上述由于现有技术中仅能通过在通讯方式下完成对输出数值的调节，导致与现有电阻分压比电路结构无法兼容的问题，目前尚未提出有效的解决方案。
【实用新型内容】
[0006]本实用新型实施例提供了一种电压输出的调节电路，以至少解决由于现有技术中仅能通过在通讯方式下完成对输出数值的调节，导致与现有电阻分压比电路结构无法兼容的技术问题。
[0007]根据本实用新型实施例的一个方面，提供了一种电压输出的调节电路，包括:第一电阻串、第二电阻串、比较器、逻辑控制器和主体模块，其中，比较器，分别与第一电阻串和第二电阻串电连接，用于比较第一电阻串的第一电阻电压是否大于第二电阻串的第二电阻电压;逻辑控制器，分别与第一电阻串和比较器电连接，用于控制比较器遍历比较第一电阻串和第二电阻串之间的电压值大小;主体模块，与逻辑控制器电连接，用于存储当第一电阻电压大于第二电阻电压时，对应的码值，并记录码值对应的输出电压。
[0008]在本实用新型实施例中，采用数模转换电路的方式，通过比较器，分别与第一电阻串和第二电阻串电连接，用于比较第一电阻串的第一电阻电压是否大于第二电阻串的第二电阻电压;逻辑控制器，分别与第一电阻串和比较器电连接，用于控制比较器遍历比较第一电阻串和第二电阻串之间的电压值大小;主体模块，与逻辑控制器电连接，用于存储当第一电阻电压大于第二电阻电压时，对应的码值，并记录码值对应的输出电压，达到了调节输出电压的目的，从而实现了兼容模拟和数字调节的技术效果，进而解决了由于现有技术中仅能通过在通讯方式下完成对输出数值的调节，导致与现有电阻分压比电路结构无法兼容的技术问题。
【附图说明】
[0009]此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中:
[0010]图1是现有技术中通信总线芯片架构的结构示意图；
[0011]图2是根据本实用新型实施例的电压输出的调节电路的结构示意图；
[0012]图3是根据本实用新型实施例的一种电压输出的调节电路的结构示意图；
[0013]图4是关键节点的波形图。
【具体实施方式】
[0014]为了使本技术领域的人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。
[0015]需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0016]根据本实用新型实施例，提供了一种电压输出的调节电路的实施例，图2是根据本实用新型实施例的电压输出的调节电路的结构示意图，如图2所示，该调节电路包括:第一电阻串21、第二电阻串22、比较器23、逻辑控制器24和主体模块25，其中，
[0017]比较器23，分别与第一电阻串21和第二电阻串22电连接，用于比较第一电阻串21的第一电阻电压是否大于第二电阻串22的第二电阻电压；
[0018]逻辑控制器24，分别与第一电阻串21和比较器23电连接，用于控制比较器23遍历比较第一电阻串21和第二电阻串22之间的电压值大小；
[0019]主体模块25，与逻辑控制器24电连接，用于存储当第一电阻电压大于第二电阻电压时，对应的码值，并记录码值对应的输出电压。
[0020]具体的，本申请实施例提供的电压输出的调节电路可以适用于集成电路领域，特别涉及兼容现有的一些数字接口(比如I2C、SP1、0ne-wire、GP10)所属的电路系统，在保留了图1所示的现有技术中主体模块25与通信总线I2C的连接结构外，还提供出由第一电阻串21、第二电阻串22、比较器23和逻辑控制器24组成的电阻检测电路(Resistor Detect1nCircuit，简称RDC)，当上电的时候，相对于I2C通讯，RDC电路只需要几百微秒。在RDC工作的时候，通过借用了VOUT Pin，当寄存器锁定客户需求的⑶DE[x:0]的时候，RDC_END信号置高，VOUT Pin的使用权归还给主体模块(main block)。无论客户使用RDC电路还是I2C通讯，在同一时间段只能选择其中的一个，实现了在同一架构下的电路兼容。
[0021]其中，第一电阻串21和第二电阻串22通过分别与比较器23连接，输出第一电阻电压和第二电阻电压，比较器23通过判断第一电阻电压是否大于第二电阻电压，触发与比较器23电连接的逻辑控制器24，当第一电阻电压小于第二电阻电压时，逻辑控制器24控制比较器23遍历比较第一电阻串21和第二电阻串22之间的电压值大小，直至第一电阻电压大于第二电阻电压时，与逻辑控制器24电连接的主体模块25，存储第一电阻电压大于第二电阻电压对应的码值，并记录码值对应的输出电压。
[0022]本申请实施例提供的电压输出的调节电路中，通过比较器，分别与第一电阻串和第二电阻串电连接，用于比较第一电阻串的第一电阻电压是否大于第二电阻串的第二电阻电压;逻辑控制器，分别与第一电阻串和比较器电连接，用于控制比较器遍历比较第一电阻串和第二电阻串之间的电压值大小;主体模块，与逻辑控制器电连接，用于存储当第一电阻电压大于第二电阻电压时，对应的码值，并记录码值对应的输出电压，达到了调节输出电压的目的，从而实现了兼容模拟和数字调节的技术效果，进而解决了由于现有技术中仅能通过在通讯方式下完成对输出数值的调节，导致与现有电阻分压比电路结构无法兼容的技术问题。
[0023]具体的，本申请实施例提供的电压输出的调节电路以I2C通讯总线芯片架构为例进行说明，图3是根据本实用新型实施例的一种电压输出的调节电路的结构示意图，如图3所示，本申请实施例提供的电压输出的调节电路具体如下:
[0024]可选的，本申请实施例提供的电压输出的调节电路包括:稳压器，其中，
[0025]稳压器，分别与第一电阻串21和第二电阻串22电连接，用于将输入的电压由第一输入电压转换为第二输入电压，其中，第一输入电压大于第二输入电压。
[0026]进一步地，可选的，稳压器包括:低压差线性稳压器。
[0027]具体的，如图3所示，稳压器可以包括:低压差线性稳压器(Low DropoutRegulator，简称LDO)，图3中记作AUX_LD0。
[0028]可选的，第一电阻串21中的电阻个数对应主体模块25中寄存器的比特数进行配置;其中，第一电阻串21中每个电阻串联，每个电阻均串联一个开关，每个电阻对应的开关并联接入比较器23。
[0029]具体的，如图3所示，第一电阻串21可以为图3中有仏至如组成的电阻串，其中，每个电阻均存在对应的各自电阻电压，如图3所示，R1至办对应的电阻电压为VR1 SVRn，其中N为自然数，N〉= I，图3中，每个电阻均串联有一个开关，8卩，图3中的CS1SCSw，通过闭合CS^CS(N)中的任意一个开关得到由M个电阻组成的电阻，M为自然数，M> = I，其中输入比较器23的电压为由该M个电阻分压后的电压。
[0030]可选的，第二电阻串22包括:第一电阻和第二电阻，第一电阻与第二电阻串联，其中，第一电阻和第二电阻对第二输入电压分压得到第二电阻电压。
[0031 ] 具体的，如图3所示，第一电阻和第二电阻可以为图3中的仏和心，通过串联RjPR2，将由稳压器转换的第二输入电压进行分压得到图3中的VFB，即，本申请实施例中的第二电阻电压。
[0032]可选的，本申请实施例提供的电压输出的调节电路包括:通信总线，其中，
[0033]通信总线，与主体模块25电连接，用于在接收到切换指令时，将由第一电阻串21、比较器23和逻辑控制器24组成的第一电路转换为由通信总线和主体模块25组成的第二电路，依据第二电路生成对应码值，并依据码值输出对应的输出电压。
[0034]具体的，如图3所示，本申请实施例中的通信总线可以为图3所示的I2C总线，包含SCL与SDA两个信号。在接收到切换指令时，图3中的VOUT的开关切换至主体模块25处，由主体模块25和12C总线组成的12C电路(S卩，本申请实施例中的第二电路)生成对应的码值，即CODE [ X: O ]，并依据该CODE [ X: O ]输出对应的输出电压VOUT。
[0035]如图3所示，当开关CSl导通闭合的时候，VRl与VFB进行比较，此时C0DE[1:0] =00，如果VR1〈VFB，那么比较器23的输出CMP_0UT = 0，此时⑶DE的数值增加一位变成⑶DE[1:0]= 01，那么CS2替换CSl开关闭合导通。直到VRx>VFB，比较器23的输出CMP_0UT=1，那么此时控制逻辑器24锁定当前的CODE数值，同时置RDC_END信号为高。如果此信号为高，就意味着比较结束，交还VOUT Pin的使用权给主体模块25，并且锁定了当前的CODE数值，该CODE数值所决定的VOUT的输出也是客户所需要的，该⑶DE数值一直保持有效直到重新下电上电复位。
[0036]综上，图4是关键节点的波形图。如图4所示，图4中的波形可以看到通过选择不同的分压电阻得到VFB值，只有当VREF>VFB的时候，RDC_END信号才会置高，被客户所需要的Code数值被锁定。
[0037]本申请实施例提供的电压输出的调节电路，可以通过已有的I2C数字接口进行通讯，同时也可以用由第一电阻串21、第二电阻串22、比较器23和逻辑控制器24组成的电阻检测电路RDC通过配置电阻比例来调节输出值，实现了电路间的互相兼容。
[0038]上述本实用新型实施例序号仅仅为了描述，不代表实施例的优劣。
[0039]以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
【主权项】
1.一种电压输出的调节电路，其特征在于，包括:第一电阻串、第二电阻串、比较器、逻辑控制器和主体模块，其中， 所述比较器，分别与所述第一电阻串和所述第二电阻串电连接，用于比较所述第一电阻串的第一电阻电压是否大于所述第二电阻串的第二电阻电压； 所述逻辑控制器，分别与所述第一电阻串和所述比较器电连接，用于控制所述比较器遍历比较所述第一电阻串和所述第二电阻串之间的电压值大小； 所述主体模块，与所述逻辑控制器电连接，用于存储当所述第一电阻电压大于所述第二电阻电压时，对应的码值，并记录所述码值对应的输出电压。2.根据权利要求1所述的调节电路，其特征在于，所述调节电路包括:稳压器，其中， 所述稳压器，分别与所述第一电阻串和所述第二电阻串电连接，用于将输入的电压由第一输入电压转换为第二输入电压，其中，所述第一输入电压大于所述第二输入电压。3.根据权利要求2所述的调节电路，其特征在于，所述稳压器包括:低压差线性稳压器。4.根据权利要求1所述的调节电路，其特征在于，所述第一电阻串中的电阻个数对应所述主体模块中寄存器的比特数进行配置;其中，所述第一电阻串中每个电阻串联，所述每个电阻均串联一个开关，所述每个电阻对应的开关并联接入所述比较器。5.根据权利要求2所述的调节电路，其特征在于，所述第二电阻串包括:第一电阻和第二电阻，所述第一电阻与所述第二电阻串联，其中，所述第一电阻和所述第二电阻对所述第二输入电压分压得到所述第二电阻电压。6.根据权利要求1所述的调节电路，其特征在于，所述调节电路还包括:通信总线，其中， 所述通信总线，与所述主体模块电连接，用于在接收到切换指令时，将由所述第一电阻串、所述比较器和所述逻辑控制器组成的第一电路转换为由所述通信总线和所述主体模块组成的第二电路，依据所述第二电路生成对应码值，并依据所述码值输出对应的所述输出电压。
【文档编号】H02M3/156GK205563342SQ201620303264
【公开日】2016年9月7日
【申请日】2016年4月12日
【发明人】李 东, 金宁
【申请人】北京集创北方科技股份有限公司