专利名称：不使数据显示中断的方法
技术领域：
本发明涉及计算机监视器(computer monitor display)，特别是涉及一种能在中央处理单元(central processing unit，CPU)非响应期间(non-respondingperiod)持续显示图形(graphics)或视讯(video)数据的方法，其中，该图形或视讯数据是存储在系统存储器中，此存储器的存取控制只能经由该处理器内建的存储器控制器完成。
背景技术：
计算机高阶绘图(graphics-intensive)应用越来越普遍。其中包括高阶(high-end)计算机辅助制图(computer-aided drafting，CAD)、多媒体游戏(multimedia game)、活动影像压缩标准(Moving Picture Experts Group，MPEG)影片播放、视讯会议(video conferencing)或其它实时视讯应用。当这些应用变得越来越复杂时，就越需要计算机具备更快速的绘图显示及执行能力。除此之外，当计算机屏幕的分辨率(resolution)从典型的640×480(水平×垂直)像素(pixels)增加至800×600、1024×768、1280×1024或更高时，并且每一像素表示色彩的位数从2位增加至24位、32位或更高时，计算机高速绘图处理能力的需求便随之增长。
通常计算机仰赖绘图处理单元，或外加的绘图卡(graphics card，包含视讯卡(video card)、绘图加速卡(graphic accelerator card)、显示装置转接器(displayadapter)等大众所熟知的相关名词)，以协助在显示设备上显示图形。一般而言，一张绘图卡通常包含一组存储器及一个专业处理器(也可将一般处理器修改后充作绘图用处理器)。前述的存储器容量可以是1、2、4、8、16兆字节(megabytes，MB)或是更大，必须足够将一完整屏幕画面(即是一般所谓帧，frame)存储在该绘图卡中。此存储器即是一般所熟知的绘图卡帧缓冲存储器(frame buffer)。
请参照图1，该图是一分布式计算机系统(discrete-type computer system)10的方块图，此系统包括中央处理单元(central processing unit，CPU)11、系统芯片组(system chipset，通常与北桥芯片有关，north bridge，NB)12、数据路径芯片组(datapath chipset，通常与南桥芯片有关，south bridge，SB)13、系统存储器(system memory)14、绘图卡15、帧缓冲存储器16、显示装置(display device)17(如阴极射线管，cathode ray tube，CRT，或平面显示器，flat-panel)以及内建于北桥芯片12的存储器控制器18。其中所谓绘图卡(亦指绘图处理单元)，可能被整合在计算机主机板(motherboard)上的芯片组中(例如北桥芯片)。请参考图2的整合式计算机系统(integrated-type computer system)20，该系统包括CPU21、北桥芯片22、南桥芯片23、系统存储器24以及显示装置25。此北桥芯片22已内建一组存储器控制电路26，并将绘图处理单元27整合于其中。
把预备在显示装置(如CRT或是液晶显示器，liquid crystal display，LCD)显示的绘图信息，从系统存储器转送至视讯存储器(video memory)，该视讯存储器是一种先进先出型(first-in-firth-out type，FIFO)的存储器。绘图卡向系统存储器提出存取请求，并依照FIFO原则显示数据。而所谓FIFO，可以将存储器想象成一个蓄水池，欲取水(数据)时需从池底以等速度汲取，偶而要加水时则需从池顶加入。不管是分布式计算机系统的绘图卡(如图1)，或是整合式计算机系统的绘图处理单元(如图2)，必须能够藉由北桥芯片内的存储器控制器而直接存取系统存储器。换句话说，该绘图处理单元(或绘图卡)不需经由CPU即可存取系统存储器。
然而，图1与图2所展现的计算机系统结构并不意味只采用此二结构，而只是诸多系统结构的部分范例而已，图3与图4是另举的2个计算机系统结构的范例。图3所示的计算机系统结构30类似于图1的分布式计算机系统10，其中包括CPU 31、北桥芯片32、南桥芯片33、系统存储器34、绘图卡35、帧缓冲存储器36以及显示装置37，而与图1不同的是存储器控制器38是内建于CPU 31之中。图4所示的计算机系统结构40类似于图2的整合式计算机系统20，包括CPU 41、北桥芯片42、南桥芯片43、系统存储器44、显示装置45以及整合在北桥芯片42中的绘图处理单元47，而与图2不同的是存储器控制器46是内建于CPU 41之中。图3、4所示的计算机系统结构与图1、2所示的计算机系统结构之间最主要的不同点，在于存储器控制器与系统存储器的摆置。在图3、4所示计算机系统结构中，存储器控制器被整合于CPU之中，于此，系统存储器便通过内建的存储器控制器而与CPU连接。也就是说，绘图处理单元(或绘图卡)若欲提出对系统存储器存取的请求时，不只需要经过北桥芯片协助，并且需通过CPU的控制。
提高处理器效能常常意味着增加功率消耗及缩短电池寿命(指运用处理器的笔记型或膝上型移动装置)。在大部分计算机系统中，省电技术(powersaving technique)是当今有效的解决方案。若应用程序等待输入而闲置，或无输入并持续一段预定时间后，即将闲置装置的时钟与电源关闭。此外，因部分应用需要较少的功率，该省电技术能够调节处理器的效能等级，在每秒中动态调整操作频率及电压数次，以符合进行中的工作(task)需要。因此，得以减少功率消耗，增加电池工作时间(或减少电池容量)。
然而，前述的省电技术往往需要几微秒(a few μsec)甚至需要几十微秒(tens of μsec)的处理时间，因此会降低工作频率。在省电程序期间(powersaving process period)，CPU处于完全闲置状态以等待切换工作频率(alternationof the operating frequency)。另外，如图3、4所示的计算机系统结构，或其它任何将系统存储器直接连接在CPU上的计算机系统结构，在进入省电程序期间，绘图处理单元(或绘图卡)将无法对系统存储器提出存取的请求。也就是说，在这期间显示装置将因绘图处理单元(或绘图卡)无法获取数据而无法正常显示。
发明内容
因此本发明的目的是提供一种不使数据显示中断的方法，应用于处理器直接存取其系统存储器的计算机系统，在处理器进入因执行节约程序(economical process)而无响应期间(non-responding period)之前，防止传输停止导致中断数据显示。
本发明提出一种不使数据显示中断的方法，应用于一处理器直接存取其系统存储器的计算机系统，在处理器进入执行节约程序而无响应期间之前，防止传输停止导致中断数据显示。在本发明的一实施例中，不使数据显示中断的方法包括步骤1，比较无响应期间与水平同步脉冲宽度(horizontalsynchronization pulse width)，若前者时间较短，则进行步骤2，反之则进行步骤3。步骤2，检测水平同步脉冲讯号(horizontal synchronization pulse)及垂直同步脉冲(vertical synchronization pulse)，若前者先被检测到，则在水平空白期间(horizontal blank period)进行步骤4，反之则于垂直空白期间(verticalblank period)进行步骤4。步骤3，检测垂直同步脉冲，当被检测到，则在垂直空白期间进行步骤4。步骤4，执行节约程序。
在本发明的另一个实施例中，不使数据显示中断的方法包括步骤1，检测一进行省电程序的请求。步骤2，获知第一时间长度与第二时间长度，第一时间长度是执行省电程序所需时间，第二时间长度是一水平同步脉冲讯号的时间。步骤3，提供一数据存储装置，数据存储装置具有一存储容量，用于存储在第三时间长度期间所需的显示数据。步骤4，比较第三时间长度与第一时间长度，如果第三时间长度大于第一时间长度，则进行步骤5，否则进行步骤6。步骤5，自系统存储器提取第一时间长度的显示数据，并存储在数据存储装置，完成后执行步骤9。步骤6，比较第一时间长度及第二时间长度，如果第二时间长度大于第一时间长度，则进行步骤7，否则进行步骤8。步骤7，检测水平同步脉冲讯号与垂直同步脉冲讯号，这二个讯号中，若水平同步脉冲讯号最先到达，则在水平空白期间执行步骤9，反之，若垂直同步脉冲讯号最先到达，则在垂直空白期间执行步骤9。步骤8，检测垂直同步脉冲讯号，当测得垂直同步脉冲讯号，则在垂直空白期间执行步骤9。步骤9，执行省电程序。
为使本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。
图1是常见的分布式计算机系统方块图。
图2是常见的整合式计算机系统方块图。
图3是另一常见且为本发明应用的分布式计算机系统方块图。
图4是另一常见且为本发明应用的整合式计算机系统方块图。
图5是描述本发明运作的一较佳实施例流程图。
图6是描述本发明运作的另一较佳实施例流程图。
附图标记说明10分布式计算机系统。
11、21、31、41中央处理单元(CPU)。
12、22、32、42北桥芯片。
13、23、33、43南桥芯片。
14、24、34、44系统存储器。
15、27、35、47绘图处理单元。
16、36帧缓冲存储器。
17、25、37、45显示装置。
18、26、38、46存储器控制器。
20整合式计算机系统。
30另一分布式计算机系统。
40另一整合式计算机系统。
510检测是否开始进入节约程序并获知该程序所需周期。
520由绘图处理单元或是绘图卡的绘图处理器获得一水平同步脉冲宽度。
530、660比较水平同步脉冲宽度及节约程序周期。
540、670检测水平同步脉冲与垂直同步脉冲何者先到达。
550、675在空白期间执行节约程序。
560、680检测垂直同步脉冲讯号。
570、685在垂直空白期间执行节约程序。
610检测是否开始进入省电程序并获知该程序所需周期。
620由绘图处理单元或是绘图卡的绘图处理器获得一水平同步脉冲宽度。
630比较FIFO存储器容量的显示周期以及省电程序周期。
640将在省电程序期间显示所需的数据，预先从系统存储器提出并存储于FIFO存储器中。
650执行省电程序。
具体实施例方式
通常计算机仰赖绘图处理单元(或绘图卡)以协助在显示设备上显示图形。一般而言，一张绘图卡通常包含一组存储器及一个专业处理器(也可将一般处理器修改后充作绘图用处理器)。前述的存储器容量可以是1、2、4、8、16兆字节(megabytes，MB)或是更大，必须足够将一完整屏幕画面(即是一般所谓帧，frame)存储在该绘图卡中。此存储器即是一般所熟知的绘图卡帧缓冲存储器(frame buffer)。请参照图1所示的分布式计算机系统。而所谓绘图卡(亦指绘图处理单元)，可能被整合在计算机主机板(motherboard)上的单一芯片中，或是包容在芯片组中(例如北桥芯片)。请参考图2的整合式计算机系统。
把原本存储在系统存储器中，将在显示装置(如CRT或是LCD)显示的绘图信息转送至视讯存储器(video memory)，该视讯存储器是一种先进先出型(first-in-first-out type，FIFO)的存储器。绘图卡向系统存储器提出存取请求，并依照FIFO原则显示数据。而所谓FIFO，可以将存储器想象成一个蓄水池，欲取水(数据)时需从池底以等速度汲取，偶而要加水时则需从池顶加入。不管是分布式计算机系统的绘图卡，或是整合式计算机系统的绘图处理单元，必须能够藉由北桥芯片内的存储器控制器直接存取系统存储器。换句话说，该绘图处理单元(或绘图卡)不需经由CPU即可存取系统存储器。
然而，图1与图2所展现的计算机系统结构并不意味只有采用此二结构，只是诸多系统结购的部分范例而已，图3与图4是另举2个计算机系统结构的范例。图3、4所示的计算机系统结构与图1、2所示的计算机系统结构之间最主要的不同点，在于存储器控制器与系统存储器的设置。在图3、4中所示计算机系统结构中，存储器控制器被整合在CPU之中，于此，系统存储器便通过内建的存储器控制器而与CPU连接。也就是说，绘图处理单元(或绘图卡)若欲提出对系统存储器存取的请求时，不只需要经过北桥芯片协助，并且需通过CPU的控制。
为防止因传输停止而中断数据显示，本发明提出的不中断数据显示的方法可被应用于任何计算机系统--包含将系统存储器直接连接至处理器的计算机系统(比如图3、4所示的计算机系统结构)。图3、4及其它类似的计算机系统结构，通常包括处理器、北桥芯片、南桥芯片、存储器控制器、系统存储器、显示装置、绘图单元(可能是绘图卡、安置在主机板上的绘图芯片、或是整合于北桥芯片的绘图处理单元)以及其它装置。而其中处理器(其实是一种简易形式的微处理器，通常叫做CPU或是中央处理单元)是个人计算机(personal computer，PC)的核心组件(central component)。CPU包括控制单元(control unit，CU)、算术逻辑单元(arithmetic logic unit，ALU)、各种缓冲存储器(缓存器registet、快速缓冲器cache、随机存取存储器RAM及只读存储器ROM)以及其它逻辑组件。控制单元从存储器提取指令(instructions)，并且译码产生足以控制计算机其它部分的控制讯号。这可能使数据在存储器与ALU之间相互传送，或是启动接口设备(peripherals)进行输出/输入操作。北桥芯片是一系统控制芯片组，负责整合cache并管理主机及PCI总线。南桥芯片是一外围设备总线控制芯片组，负责担任PCI总线到ISA总线间桥接的角色，并且管理ISA总线及所有输出入接口(port)。系统存储器是计算机的工作存储器，用来存储运作过程中的暂时性数据(包括绘图/视讯数据)、执行中的应用程序以及其它。这一个操作系统所使用的存储器，可以是Rambus动态随机存取存储器(DRAM)、SDR DRAM、DDR SDRAM、DDR SGRAM或是任何形式的RAM。存储器控制器是计算机中不可或缺的组件，其功能是监督主存储器(main memory)中数据的写入及读出。若有支持的话，存储器控制器可检查数据完整性。显示装置通常采用平面面版显示器(flat paneldisplay)或是CRT，该平面面版显示器指以LCD、等离子体(plasma)或是场发射显示器(field emission display，FED)等技术所实现的薄型显示屏幕。而CRT则是在电视或监视器中的真空管，藉由将电子束照射在具有磷旋光性的屏幕上而产生影像。
然而，本发明不应该被限定在图3、4或相似的计算机系统结构，所有将系统存储器直接连接于处理器，并通过内建于处理器的存储器控制器而运作该系统存储器的任何计算机系统，皆可以应用本发明。图5是描述本发明运作的一较佳实施例流程图，对于将系统存储器直接连接至处理器的计算机系统，提出一种不使数据显示中断的方法。在处理器即将进入因执行节约程序(economical process)而无法响应的期间之前，事先防止因传输中断而导致数据显示不连续的现象。前述的节约程序包括任何会导致处理器无法响应各种请求的程序(process)，调整处理器工作频率(operating frequency)的省电程序(power saving process)即为一例。执行前述节约程序所需时间是固定而且是已知的，在执行期间，处理器处于闲置状态，并且与北桥芯片间的接口将无法响应。因此，在绘图处理单元(或绘图卡)与系统存储器间的数据传输将会中断。依照本发明的较佳实施例，不使数据显示中断的方法，包括步骤510，检测是否开始进入节约程序并获知该程序所需周期(PSPP)。开始进入节约程序的检测，必须藉由CPU在执行节约程序前送出一请求讯号。步骤520，由绘图处理单元或是绘图卡的绘图处理器获得一水平同步脉冲宽度(horizontal synchronization pulse width，HSPW)。步骤530，比较HSPW及节约程序周期(PSPP)，若HSPW比节约程序周期长，则执行步骤540，也就是检测水平同步脉冲(horizontal synchronization pulse)与垂直同步脉冲(verticalsynchronization pulse)何者先到达。步骤540结束后进入步骤550，若水平同步脉冲先被检测则在水平空白期间(horizontal blank period，HBP)执行节约程序，反之，若是垂直同步脉冲先被检测到，则在垂直空白期间(vertical blank period，VBP)执行节约程序。可是，若HSPW没有比节约程序周期长，则执行步骤560，也就是检测垂直同步脉冲，当检测到垂直同步脉冲时即进入步骤570。步骤570，在垂直空白期间(vertical blank period，VBP)执行节约程序。绘图处理单元(或绘图卡)产生水平同步脉冲讯号与垂直同步脉冲讯号，并在水平空白期间及垂直空白期间，藉由此二同步脉冲讯号，使得绘图处理单元(或绘图卡)与显示装置能精确地同步运作。此外，绘图处理单元(或绘图卡)也另外准备二种讯号，即水平空白脉冲讯号(horizontal blank pulse)与垂直空白脉冲讯号(vertical blank pulse)，可以分别代替前述的水平与垂直同步脉冲讯号。
图6是描述本发明运作的另一较佳实施例流程图。对于将系统存储器直接连接至处理器的计算机系统，提出一种不使数据显示中断的方法，以其在处理器无响应的期间，防止因传输中断而导致数据显示发生间断。依照本发明另一较佳实施例所示，不使数据显示中断的方法，包括步骤610，检测是否开始进入省电程序并获知该程序所需周期(power saving process period，PSPP)。开始进入省电程序的检测，必须藉由CPU在执行节约程序前送出一请求讯号。执行前述省电程序所需时间是固定而且是已知的，在执行期间，处理器处于闲置状态，并且与北桥芯片之间将无法响应。因此，在绘图处理单元(或绘图卡)与系统存储器间的数据传输将会中断。接着执行步骤620，由绘图处理单元或是绘图卡的绘图处理器获得一水平同步脉冲宽度(horizontal synchronization pulse width，HSPW)，以及提供一数据存储装置，其容量需足够存储一周期长的数据量。本发明所谓的数据存储装置，是一显示用的FIFO存储器，即为前述的先进先出型视讯存储器。当知道FIFO存储器的容量与水平同步脉冲宽度后，即能执行第一次比较运算，也就是步骤630。步骤630是比较FIFO存储器的容量(在一显示周期的数据量所需的存储空间)以及省电程序周期。若FIFO存储器容量够大，足以存储在PSPP的期间的显示数据，即可进行步骤640。步骤640就是将在PSPP期间显示所需的数据，预先从系统存储器提出并存储在FIFO存储器中。完成预存后即可进行步骤650，即执行省电程序。
如果FIFO存储器的容量太小，不足以容纳PSPP期间所需的显示数据，即执行第二个比较运算，也就是步骤660。步骤660是比较水平同步脉冲宽度(horizontal synchronization pulse width，HSPW)与PSPP。若HSPW比PSPP长，则进行步骤670，也就是检测水平同步脉冲(horizontal synchronization pulse)与垂直同步脉冲(vertical synchronization pulse)何者先到达。步骤670完成后即进行步骤675，若先检测到水平同步脉冲则在水平空白期间(horizontal blankperiod，HBP)执行该节约程序，反之，若是垂直同步脉冲先被检测到，则在垂直空白期间(vertical blank period，VBP)执行节约程序。可是，若HSPW没有比PSPP长，则执行步骤680，也就是只检测垂直同步脉冲，并且当检测到垂直同步脉冲时即进入步骤685。步骤685，在垂直空白期间(vertical blankperiod，VBP)执行节约程序。绘图处理单元(或绘图卡)利用水平空白期间及垂直空白期间分别准备水平同步脉冲与垂直同步脉冲，藉由此二同步脉冲讯号，使得绘图处理单元(或绘图卡)与显示装置能精确地同步运作。此外，绘图处理单元(或绘图卡)也另外产生二种讯号，即水平空白脉冲讯号(horizontal blank pulse)与垂直空白脉冲讯号(vertical blank pulse)，可以分别代替前述的水平与垂直同步脉冲讯号。
本领域的技术人员在研读本发明所披露的原则、特征及方法，并结合参阅附图后，将可轻易完成本发明。本发明所揭示的方法，是应用前述具有显示功能的计算机系统，也可能应用于其它的系统及装置，包括智能型显示装置(将微处理器嵌进使用者显示器中)以及具有显示功能的智能型输出入处理机制，但不限定应用于上述对象。
虽然本发明已详细描述并以部分较佳实施例披露如上，然其并非用以限定本发明，在不脱离本发明的精神和范围的前提下，可作若干的更动与润饰，因此本发明的保护范围视后附的权利要求为准。
权利要求
1.一种不使数据显示中断的方法，应用于一处理器直接存取其系统存储器的一计算机系统，以防止处理器因执行节约程序而进入一无响应期间，导致传输停止进而中断数据显示，该方法包括步骤1，比较该无响应期间及一水平同步脉冲宽度，如果该无响应期间短于该水平同步脉冲宽度，则进行步骤2，否则进行步骤3；步骤2，检测一水平同步脉冲讯号与一垂直同步脉冲讯号，此二讯号中，若该水平同步脉冲讯号最先到达，则在一水平空白期间执行步骤4，反之，若该垂直同步脉冲讯号最先到达，则在一垂直空白期间执行步骤4；步骤3，检测该垂直同步脉冲讯号，当测得该垂直同步脉冲讯号，则在该垂直空白期间执行步骤4；以及步骤4，执行该节约程序。
2.如权利要求1所述的不使数据显示中断的方法，其中在进行该步骤1之前还包括步骤a，提供一数据存储装置，该数据存储装置具有足够一显示周期所需数据的一存储容量；步骤b，比较该存储容量所能提供显示的该显示周期与该无响应期间，如果该存储容量所能提供显示的该显示周期大于该无响应期间，则进行步骤c，否则，进行该步骤1；以及步骤c，自该系统存储器提取该显示周期所需的数据，并存储在该数据存储装置，完成后执行该步骤4。
3.如权利要求2所述的不使数据显示中断的方法，其中该数据存储装置是一先进先出型图形显示存储器。
4.如权利要求1所述的不使数据显示中断的方法，其中该节约程序是一省电程序，能调节该处理器的工作频率。
5.如权利要求1所述的不使数据显示中断的方法，其中该水平同步脉冲讯号与该垂直同步脉冲讯号，是由一绘图处理单元所产生，分别在该水平空白期间与垂直空白期间，藉由该二同步脉冲讯号，使得该绘图处理单元与该显示装置能精确地同步运作。
6.如权利要求5所述的不使数据显示中断的方法，其中该水平同步脉冲讯号可以一水平空白脉冲讯号替代，该水平空白脉冲讯号亦是由该绘图处理单元所产生。
7.如权利要求5所述的不使数据显示中断的方法，其中该垂直同步脉冲讯号可以一垂直空白脉冲讯号替代，该垂直空白脉冲讯号亦是由该绘图处理单元所产生。
8.一种不使数据显示中断的方法，应用于一处理器直接存取其系统存储器的一计算机系统，以防止处理器因执行节约程序而进入一无响应期间，导致传输停止进而中断数据显示，该方法包括步骤1，检测一进行省电程序的请求；步骤2，获知一第一时间长度与一第二时间长度，该第一时间长度是执行该省电程序所需时间，该第二时间长度是一水平同步脉冲讯号的时间；步骤3，准备一数据存储装置，该数据存储装置具有一存储容量，用于存储在一第三时间长度期间所需的显示数据；步骤4，比较该第三时间长度与该第一时间长度，如果该第三时间长度大于该第一时间长度，则进行步骤5，否则，进行步骤6；步骤5，自该系统存储器提取该第一时间长度的显示数据，并存储于该数据存储装置，完成后执行步骤9；步骤6，比较该第一时间长度及该第二时间长度，如果该第二时间长度大于该第一时间长度，则进行步骤7，否则进行步骤8；步骤7，检测该水平同步脉冲讯号或一垂直同步脉冲讯号，此二讯号中，若该水平同步脉冲讯号最先到达，则在一水平空白期间执行步骤9，反之，若该垂直同步脉冲讯号最先到达，则在一垂直空白期间执行步骤9；步骤8，检测该垂直同步脉冲讯号，当测得该垂直同步脉冲讯号，则在该垂直空白期间执行步骤9；以及步骤9，执行该省电程序。
9.如权利要求8所述的不使数据显示中断的方法，其中该水平同步脉冲讯号与该垂直同步脉冲讯号，是由一绘图处理单元所产生，分别在该水平空白期间与垂直空白期间，藉由该二同步脉冲讯号，使得绘图处理单元与显示装置能精确地同步运作。
10.如权利要求9所述的不使数据显示中断的方法，其中该水平同步脉冲讯号可以一水平空白脉冲讯号替代，该水平空白脉冲讯号亦是由该绘图处理单元所产生。
11.如权利要求9所述的不使数据显示中断的方法，其中该垂直同步脉冲讯号可以一垂直空白脉冲讯号替代，该垂直空白脉冲讯号亦是由该绘图处理单元所产生。
12.一种不使数据显示中断的方法，通常应用于一处理器直接存取其系统存储器的一计算机系统，以预防该处理器由暂停一连续数据显示而进入一无响应期间，该方法包括检测一请求讯号，以执行一省电程序；检测一水平同步脉冲讯号或一垂直同步脉冲讯号，何者先到达；以及若先检测出该水平同步脉冲讯号，则在一水平空白期间执行该省电程序，反之，则在一垂直空白期间执行该省电程序。
13.如权利要求12所述的不使数据显示中断的方法，其中该水平同步脉冲讯号可以一水平空白脉冲讯号替代。
14.如权利要求12所述的不使数据显示中断的方法，其中该垂直同步脉冲讯号可以一垂直空白脉冲讯号替代。
全文摘要
一种不使数据显示中断的方法，应用于一处理器直接存取其系统存储器的一计算机系统，以防止因传输停止而中断数据显示。在处理器因执行节约程序而进入一无响应期间之前，利用本方法可使数据显示不中断。本方法包括步骤1，准备一数据存储装置并具有可存放一段显示时间所需的数据容量。步骤2，比较该段显示时间与该无响应时间，如该段显示时间较长，则进行步骤3，否则进行步骤4。步骤3，自系统存储器提取该段显示时间所需的显示数据，并存储于数据存储装置后执行步骤5。步骤4，检测出同步脉冲讯号并进行步骤5，其中步骤5是在一无显示期间内完成。步骤5，执行节约程序。
文档编号G06T1/60GK1492331SQ0315872
公开日2004年4月28日 申请日期2003年9月22日 优先权日2002年10月19日
发明者宣以方, 杨心伟, 谷锦明, 白逸民 申请人:威盛电子股份有限公司