专利名称：实时配准型的图像帧存的制作方法
技术领域：
本实用新型涉及一种实时配准型的图像帧存，它属于一种能够完成实时图像配准运算的图像数据处理装置。
背景技术：
图像数据的配准运算是一种复杂的图像运算，在视频信号处理领域有着非常重要的作用，可广泛应用于视频编解码卡、数字摄像头、数字监控系统、多媒体出版系统、数字电视机、机顶盒、影碟机、可视电话、宽带手机、宽带PDA等视频应用领域。图像数据等结构化数据按其结构数据的组织存储，称为帧存。具有运算功能的帧存通常需要包含一个算术逻辑单元ALU。ALU是一种常见的运算电路单元，目前已有的ALU仅能对简单的逻辑运算和算术运算，对于一些特殊的图像应用，一般的算术逻辑单元ALU不能进行复杂的运算，无法满足这些系统对ALU的性能要求。配准运算有速度和精度两方面的要求。配准运算一般对计算速度有着明确的要求，实时配准指的是每秒至少能够处理25幅图像(PAL制式)或者30幅图像(NTSC制式)。现有的带有一般算术逻辑单元ALU的帧存无法满足这个速度要求。衡量配准精度，有均方帧差准则和绝对帧差准则之分，由用户自行选择，目的是使得均方帧差或者绝对帧差达到最小。目前的帧存既无法满足实时配准，同时均方帧差或者绝对帧差准则的选择也无法通过硬件电路完成。
发明内容
本实用新型的目的在于提供一种可以实现实时配准并且同时对多个相邻图像数据进行均方帧差或者绝对帧差运算的实时配准型的图像帧存。
本实用新型的目的是这样实现的一种实时配准型的图像帧存，它包括一个用于将图像数据输入、输出端分别与输入信号IN和输出信号OUT连接的D触发器，一个存放有8个图像数据模板的地址且可完成均方帧差和绝对帧差运算的专用数字信号器DSP，一个将数据按帧结构自行组织的图像存储器DRAM，其地址信号端D7-D0与DSP的地址总线DBus相连的帧存，一个用于按照视频同步信号的触发产生帧存的地址信号的计数器Counter，一个复杂可编程逻辑电路CPLD。
所述的存放有8个图像数据模板地址的专用数字信号器DSP包括辅助寄存器、辅助寄存器算术单元；所述的8个图像模板数据其地址存放在辅助寄存器中；2个辅助寄存器算术单元(ARAU0和ARAU1)分别存放均方帧差和绝对帧差运算结果。
所述的专用数字信号器DSP还包括实时完成累加、比较、选择运算的结合比较选择选中单元CSSU。
本实用新型由于运算速度能力强，其数学逻辑单元ALU可以处理大容量的帧存，在视频同步信号的时钟同步下，能够将存储于帧存中的8个图像模板数据自动从帧存中读出后与输入的实时视频图像数据进行高速的配准运算，用绝对帧差或者均方帧差最小的图像模板数据替换当前图像数据，完成实时配准，克服了普通帧存只能进行简单算术运算的缺点。
附图1为本实用新型的电路图附图2为本实用新型工作原理示意图附图3为本实用新型应用实例的系统结构示意图具体实施方式
下面以附图1、2、3为本实用新型的实施例，对本实用新型进行进一步的说明本实施例中，本实用新型由五部分构成，如附图1中所示，一个用于将图像数据输入、输出端分别与输入信号IN和输出信号OUT连接的D触发器D.FF，一个存放有8个图像数据模板的地址且可完成均方帧差和绝对帧差运算的专用数字信号器DSP，一个将数据按帧结构自行组织的图像存储器DRAM，其地址信号端D7-D0与DSP的地址总线DBus相连的帧存，一个用于按照视频同步信号的触发产生帧存的地址信号的计数器Counter，一个复杂可编程逻辑电路CPLD。图像数据输入、输出端分别通过D触发器与输入信号IN和输出信号OUT相连。在本实施例中的算术逻辑单元采用了TMS320VC5402中的ALU，配准运算时所需8个图像模板数据的地址存放在辅助寄存器AR0～AR7中，配准运算结果存放在2个辅助寄存器算术单元ARAU0和ARAU1中。DRAM帧存是一个将数据按帧结构自行组织的图像存储器，其地址信号端D7-D0与DSP的地址总线DBus相连，计数器根据时钟信号CLK自动生成帧存地址。配准运算时所需的8个模板数据存储在DRAM中，通过辅助寄存器AR0-AR7来寻址。模板的选择受信号线M2、M1、M0控制。计数器用于按照视频同步信号中的象素时钟信号CLK、视频同步信号中的行同步信号HS、FS视频同步信号中的场同步信号等视频同步信号的触发产生DRAM帧存的地址信号，产生的高电平READY信号表示帧存已经在时钟的前半周期内为算术逻辑单元ALU准备好了所需的数据，而低电平的准备信号READY表示本实用新型已经在时钟的后半周期内接收ALU处理过的数据。本实用新型的运算模式由MODE和SEL联合决定，通过设置MODE和SEL来控制复杂可编程逻辑电路CPLD，从三种不同的数据输出，既输入数据不经过处理直接输出、均方帧差准则下的实时配准运算输出、绝对帧差准则下的实时配准运算输出中选一。配准运算所需的模板数据可以通过模板图像数据MData、M2～M0，复杂可编程逻辑电路R/W信号设定。
如附图2中所示，对实用新型的具体工作方式进行进一步的说明图中1为本实用新型。
IN实时图像数据输入信号，其时序为视频同步时钟；OUT配准运算结果输出信号，其时序为视频同步时钟；MODE输出选择信号，它的设置如下·MODE＝低电平，帧存的实时输入数据IN不经处理直接输出为OUT，此时运算方式控制信号SEL的含义SEL＝低电平，输出数据OUT直接等于输入数据，并且存储为图像模板数据；SEL＝高电平，输出数据OUT等于当前数据IN与图像模板数据相减的结果；·MODE＝高电平，帧存的实时输入数据IN经配准后，输出为OUT；配准结果可以均方帧差或绝对帧差准则，由SEL信号控制；此时运算方式控制信号SEL的含义SEL＝低电平，输出数据OUT选择均方帧差准则；SEL＝高电平，输出数据OUT选择绝对帧差准则；M2 M1 M0模板图像数据的选择，规则如下；
如附图3中所示的是本实用新型的一个应用实例，既将本实用新型应用在数字减影系统(Digital Subtraction Angiography，DSA)中。应用是简化的X光机数字减影系统，可以在实时减影的基础上，能够完成实时配准。图中1为本实用新型。
数字减影设备是医院开展介入治疗所必须的大型医学影像设备。DSA的基本功能是完成实时地完成盈片和蒙片的减法运算，运算的结果是病人相关部位的血管图。由于病人在造影成像期间，不可避免地会出现移动，使得盈片和蒙片的运算结果中出现伪影，从而造成血管信息的失真，影响医生的治疗。解决伪影的有效方法是对盈片和蒙片图像进行配准运算，检测出病人的位移，从而消除病人的移动影响。由于成像的同时医生需要做诊断，所以配准运算必须要快速、实时。
在图3所示实施例中，采用本实用新型作为帧存应用在数字减影设备中；运算放大器AMP调整输入视频信号，并进行同步信号的分离，产生HS、VS、CLK等视频同步信号；模数转换A/D将视频图像数字化，作为本发明的输入信号；数模转换D/A将本发明输出的数字信号转换成模拟信号，同时合成同步，形成视频输出；模式控制单元可通过人机交互方式设置系统工作模式，并根据X光机给线信号和视频同步信号产生所需的MODE、R/W、SEL、模板图像信号。
具体工作方式说明如下1、实时减影(带实时配准)系统在采集蒙片图象的过程中，直接将蒙片图象存入帧存。前八帧图像作为图像模板数据存入帧存，此时MODE＝低电平，OUT＝INSEL＝低电平系统开始采集盈片图像，并与蒙片图象进行减影后输出，此时需要实时配准，MODE＝高电平，SEL＝低电平，输出数据OUT＝均方帧差准则下的输出；SEL＝高电平，输出数据OUT＝绝对帧差准则下的输出。
本实用新型中的D触发器D.FF，帧存DRAM，计数Counter为器，复杂可编程逻辑电路CPLD均为现有技术。
权利要求1.一种实时配准型的图像帧存，其特征在于它包括一个用于将图像数据输入、输出端分别与输入信号IN和输出信号OUT连接的D触发器，一个存放有8个图像数据模板的地址且可完成均方帧差和绝对帧差运算的专用数字信号器DSP，一个将数据按帧结构自行组织的图像存储器DRAM，其地址信号端D7-D0与DSP的地址总线DBus相连的帧存，一个用于按照视频同步信号的触发产生帧存的地址信号的计数器Counter，一个复杂可编程逻辑电路CPLD。
2.如权利要求1中所述的实时配准型的图像帧存，其特征在于所述的存放有8个图像数据模板地址的专用数字信号器DSP包括辅助寄存器、辅助寄存器算术单元；所述的8个图像模板数据其地址存放在辅助寄存器中；2个辅助寄存器算术单元ARAU0和ARAU1分别存放均方帧差和绝对帧差运算结果。
3.如权利要求1或2中所述的实时配准型的图像帧存，其特征在于所述的专用数字信号器DSP还包括实时完成累加、比较、选择运算的结合比较选择选中单元CSSU。
专利摘要一种实时配准型的图像帧存，它属于一种能够完成实时图像配准运算的图像数据处理装置，其特征在于它包括用于将图像数据输入、输出端分别与输入信号IN和输出信号OUT连接的D触发器，存放有8个图像数据模板的地址且可完成均方帧差和绝对帧差运算的专用数字信号器DSP，将数据按帧结构自行组织的图像存储器，其地址信号端D7－D0与DSP的地址总线DBus相连的帧存，用于按照视频同步信号的触发产生帧存的地址信号的计数器和复杂可编程逻辑电路。本实用新型由于运算速度能力强，在视频同步信号的时钟同步下，能够将存储于帧存中的8个图像模板数据自动从帧存中读出后与输入的实时视频图像数据进行高速的配准运算，完成实时配准。
文档编号G06T3/00GK2708411SQ200420043380
公开日2005年7月6日 申请日期2004年3月3日 优先权日2004年3月3日
发明者纪震 申请人:深圳大学