专利名称：支持高性能和高能效执行的准对称多处理器的制作方法
技术领域：
0001本发明涉及在计算机系统中节省功率的技术。更具体地说，本发明涉及一种“准对称(almost-symmetric)”多处理器系统，其支持计算任务的高性能和高能效执行。
背景技术：
0002近年来，半导体集成度的改进(目前已允许在单个半导体芯片中集成上亿个晶体管)已大大促进了计算速度的飞速提高。这使得将大量计算电路合并到一个半导体芯片上成为可能。而且，改进的集成度使较小的电路尺寸成为可能，而较小的电路尺寸会使这种计算电路能够在大大增加了的时钟速度下操作。
0003不幸的是，集成度和时钟速度的提高大大增加了功率消耗。人们并不希望出现这种功率消耗的增加，尤其是在那些靠电池来操作的装置(例如膝上计算机)中，因为对于这些装置而言仅存在有限的功率供应。在功率消耗上的任何增加都会降低计算装置的电池寿命。
0004进一步地，电路消耗的功率越多，产生的热量也就越多。必须以某种方式来去除这些热量，以使计算机电路内的温度不超过最高操作温度。为此，计算机系统通常包括大量的散热部件(例如热沉、冷却风扇和热管)来散除热能。令人遗憾的是，这些散热部件可能显著增加计算机系统的体积和重量，这对便携式计算机系统而言就是一个问题，因为在便携式计算机系统中必须使体积和重量减至最小。而且，这些的部件中的一些例如冷却风扇，会额外消耗功率，这就额外降低了便携式计算机系统的电池寿命。
0005为了减少功率消耗，许多便携式计算机系统不忙碌时会进入功率节省模式。在功率节省模式下，所述计算机系统以降低的频率和电压级别操作，以使计算机系统消耗的功率最小化，从而提高电池寿命。
0006进入功率节省模式可以提高电池寿命。然而要注意的是，在功率节省模式下，处理器的某些部分必须保持活动。例如，具有相关监听电路的高速缓存存储器以及中断电路和实时时钟电路都要保持活动。注意，即使活动电路没有频繁切换，也会由于静态泄漏电流而继续消耗功率。
0007使用高性能处理器之所以会带来功率消耗问题，是因为对于给定的某代集成电路技术，高性能处理器为了以尽可能快的速度来执行计算任务，会消耗大量的功率。相反地，性能较低的较小处理器内核(Processor core)的能效远优于高性能处理器的能效。
0008图1示出了个人计算机用户常见的任务范围的直方图。在低端(图1左侧附近)，有许多任务仅需要适度的计算性能。这些任务包括文本和电子表格编辑器、电子邮件处理程序以及网络浏览器。注意，这些任务没有从高性能处理器获得很大的好处，但高性能处理器却消耗了大量的功率。而且，高性能处理器很快的计算速度没有被个人计算机用户察觉。因此，在能效较好的处理器上执行这些任务可大大减少功率消耗，但个人计算机用户不会察觉到任何差异。
0009在高端(图1右侧附近)，有大量的密集计算(Computationally-intensive)任务。对于这些执行大量计算操作并且处理较大数据集的密集计算任务而言，当使用高能效处理器时，其周转时间可能长得无法接受。因此，对于这些密集计算任务，希望使用高性能处理器来尽可能快地执行计算，当然这是以较高功耗为代价的。
发明内容
0010本发明的一个实施例提供了一种用于在多处理器系统中控制任务执行的系统，该多处理器系统包括一个高性能处理器和一个高能效处理器。当收到一个将在该多处理器系统中执行的任务时，所述系统就基于任务的性能需求和/或对多处理器系统的能量使用情况的考虑因素，来确定是在高性能处理器上执行该任务，还是在高能效处理器上执行该任务。然后，所述系统就基于该确定，在高性能处理器上或在高能效处理器上执行任务。
0011在这个实施例的一个变化中，确定是在高性能处理器上还是在高能效处理器上执行任务，或者随后确定将任务在高性能处理器和高能效处理器之间转移是否有利，可包括对大量因素的考虑。这些因素包括所述任务是否已被标记为在高性能处理器下执行；所述多处理器系统是否正以电池电源操作；高能效处理器当前的工作负荷；高性能处理器当前的热量状况。
0012在这个实施例的一个变化中，在高性能处理器上执行任务包括，确定高性能处理器是否被加电。如果没有，系统就对高性能处理器加电。
0013在这个实施例的变化中，如果任务在高性能处理器上被执行，系统就确定将任务转移至高能效处理器是否有利。如果有利，系统就将任务转移到高能效处理器。
0014在又一个变化中，系统将任务转移至高能效处理器后，就会确定高性能处理器是否正在执行其它任务。如果没有，系统就将高性能处理器断电。将高性能处理器断电可包括，清除或刷新(flush)高性能处理器的高速缓存记录(cache entry)，并将高性能处理器断电。或者，将高性能处理器断电可包括，将高性能处理器转到一种深度休眠状态，在这种深度休眠状态中，保存了高速缓存的内容，但高性能处理器的其它部分被断电。
0015在这个实施例的一个变化中，如果任务在高能效处理器下被执行，系统就确定将任务转移至高性能处理器是否有利。如果有利，系统就将任务转移到高性能处理器。注意，确定将任务转移至高性能处理器是否有利，可包括，考虑执行所述任务的时间是否太长，以致不能在高能效处理器上执行。
0016在这个实施例的一个变化中，多处理器系统支持高速缓存一致性协议(Cache Coherence Protocol)，其确保高能效处理器中的高速缓存记录与高性能处理器中的高速缓存记录保持一致。
0017在这个实施例的一个变化中，高能效处理器和高性能处理器是“准对称”的，这意味着它们执行同样的指令集，从而能够执行相同的任务，只是提供不同的性能等级。而且，高能效处理器和高性能处理器都能够运行操作系统。
0018在这个实施例的一个变化中，高能效处理器被集成到一个桥接芯片上，该桥接芯片额外包括了将所述多处理器系统中部件操作联系起来并对其进行协调的内核逻辑电路。
0019在这个实施例的一个变化中，高性能处理器被设置在一个专用处理器芯片上，该专用处理器芯片包括一个或多个处理器内核。
0020在这个实施例的一个变化中，高性能处理器和高能效处理器被设置在同一个半导体芯片上。
0021在这个实施例的一个变化中，确定是在高性能处理器上还是在高能效处理器上执行任务，包括初始时在高能效处理器上执行任务，但是如果该任务的执行时间太长，以致不能在高能效处理器上执行，那么随后就将任务转移到高性能处理器。
0022图1示出了大量计算任务的计算需求的直方图。
0023图2示出了根据本发明一个实施例的、具有高性能处理器和高能效处理器的多处理器系统。
0024图3示出了根据本发明另一实施例的、具有高性能处理器和高能效处理器的多处理器系统。
0025图4根据本发明的一个实施例示出了如何执行一个计算任务的流程图。
具体实施例方式
0026给出以下描述是为了使本领域技术人员能够实现和使用本发明，而且是在一个特定应用及其需求的背景下来提供这些描述的。对本领域技术人员而言，对所公开实施例进行各种修改是十分明显的，而且在不脱离本发明精神和范围的情况下，本文所确定的一般性原理可应用在其他实施例和具体应用中。因此，并无意将本发明限于所示的实施例，而是应该符合与本文所公开的原理和特征相一致的最宽的范围。
多处理器系统0027图2示出了根据本发明一个实施例的、具有高性能处理器和高能效处理器的多处理器系统200。如图2所示，多处理器系统200包括一个桥接芯片202和一个处理器芯片206。处理器芯片206可以包括一个或多个高性能处理器内核。例如，在图2中处理器芯片206包括了单个具有大量功能单元的高性能处理器内核207，其中所述功能单元包括一个矢量处理单元(VPU)、一个浮点单元(FPU)和一个整数算法逻辑单元(IALU)。高性能处理器内核207还包括了一个一级(L1)高速缓存(其可包括独立的指令高速缓存和数据高速缓存)，和一个二级(L2)高速缓存212。高性能处理器内核207额外包括了一个外部总线接口(EBI)214，其支持与多处理器系统200中其它处理器的高速缓存一致性操作。
0028桥接芯片202可包括连接在一起并协调多处理器系统200中部件操作的任何类型的电路。注意，桥接芯片202包括一个嵌入式高能效处理器芯片内核228。与高性能处理器内核207一样，高能效处理器内核228包括诸如VPU、FPU和IALU之类的功能单元。(注意，所述高能效处理器内核228能够为VPU和FPU功能提供完全硬件支持、部分硬件支持、或不提供硬件支持。而且要注意，那些不被硬件支持的VPU和FPU功能可以间接通过软件执行)。
0029类似地，高能效处理器内核228包括L1高速缓存和L2高速缓存218，以及支持高速缓存一致性操作的接口219。然而，与高性能处理器内核207中相应的功能单元和高速缓存相比，高能效处理器内核228的这些功能单元和高速缓存相当的小，并且性能较低。它们消耗的功率也少得多。
0030桥接芯片202还包括了一个内核逻辑单元221，其将大量系统部件连接在一起。具体地，内核逻辑单元221将高能效处理器内核228、图形卡208以及存储控制器220连接在一起。(注意，存储控制器220还另外连接到存储器204)。内核逻辑单元221还通过总线桥222连接到桥接芯片202内执行其它功能224的电路。内核逻辑单元221通过EBI 216额外连接到在处理器芯片206上的高性能处理器内核207。
0031注意，高能效处理器内核228和高性能处理器内核207共享数据，并通过执行高速缓存一致性操作的一致性高速缓存来同步它们的交互。这些高速缓存一致性操作在本领域是公知的，本说明书对此不予赘述。
0032在本发明的一个实施例中，高能效处理器内核228和高性能处理器内核207是“准对称”的，这意味着它们执行同样的指令集，从而必然能够执行相同的任务，但提供不同的性能等级。而且，高能效处理器内核228和高性能处理器内核207都能够运行操作系统。
0033注意，用于多处理器系统200的操作系统选择性地在高能效处理器内核228或高性能处理器内核207上执行计算任务。后文将参考图4更详细地描述这种选择性的执行过程。
多处理器系统的替代性实施例0034图3示出了根据本发明另一实施例的一个多处理器系统300，其具有一个高性能处理器和一个高能效处理器。除了存储控制器306现在被设置在处理器芯片304中以外，多处理器系统300与图2所示的多处理器系统200相同。这使高性能处理器内核207更快速地访问存储器204成为可能。然而，这意味着处理器芯片304变成了多处理器系统300中的一个必要部件。相反，要注意在图2的多处理器系统200中，仅仅使用高能效处理器内核228而不使用处理器芯片206上的高性能处理器内核207来操作该系统是可能的。
0035再次参考图3，除了用内核逻辑电路308来替换存储控制器以外，桥接芯片302与图2中的桥接芯片202相同。这个内核逻辑电路308将图形卡208、高能效处理器内核228、高性能处理器内核207以及其它功能224联系起来。注意，存储器204并未连接到桥接芯片302，而是连接到处理器芯片304中的存储控制器306。
0036在本发明的又一个实施例中，高性能处理器内核207和高能效处理器内核228被设置在同一半导体芯片上。
计算任务的执行0037图4根据本发明的一个实施例示出了如何执行计算任务的流程图。当所述系统接收到待执行的任务(步骤402)时，它就确定是在高性能处理器(HP处理器)上，还是在高能效处理器(EE处理器)上执行所述任务(步骤404)。这个确定可以基于一个或多个因素，包括但不限于(1)所述任务是否已经由程序员、操作系统或用户标记为在高性能处理器上执行；(2)两个处理器或其中一个处理器当前的工作负荷，包括多处理器系统目前是否以电池电源操作，以及在以电池电源操作的情况下剩余电量是否足以在高性能处理器上执行任务；(3)高能效处理器目前是否太忙，以致不能执行任务；以及(4)两个处理器或其中一个处理器当前的热量状况，包括多处理器系统目前是否运行在太高的温度，以致不能在高性能处理器上执行任务。本领域技术人员应该认识到，这些部件物理集成的其它变化也包括在本发明的范围内。例如，处理器能够被集成在物理地分离或合并的集成电路器件或装置上。
0038在本发明一个替换性实施例中，系统初始时在高能效处理器上执行任务，如果执行任务的时间太长，以致不能在高能效处理器上执行，随后就将任务转移至高性能处理器。
0039如果系统确定了在高性能处理器上执行任务是有利的，那么系统就要首先确定高性能处理器是否被加电或开启(步骤408)。如果未被加电，那么系统就对高性能处理器进行加电(步骤410)。接下来，系统在高性能处理器上执行任务(步骤412)。如果任务完成，则处理结束。
0040否则，所述系统周期性地确定将任务切换至高能效处理器上执行(步骤414)是否有利。这个确定可基于在步骤404中初始时用来确定在哪个处理器上执行任务的那些因素。此外，这个确定可基于高性能处理器是否一直忙于执行任务，或高性能处理器是否花费了大量时间在空闲循环中。如果系统确定了进行切换是不利的，那么系统就返回步骤412，继续在高性能处理器上执行任务。
0041否则，为了切换任务，所述系统将首先确定是否有其它任务正在高性能处理器上执行(步骤416)。如果有，系统就仅仅将任务切换到高能效处理器上执行(步骤417)。注意，对于高速缓存一致性的对称多处理器系统，在多个处理器间切换任务的过程是很好理解的。因此，本说明书对处理器间切换任务的过程不作更多的讨论。在任务被切换后，它将在高能效处理器上被重新开始或继续(resume)执行(步骤424)。
0042另一方面，如果在高性能处理器上没有任务，系统就将任务切换至高能效处理器上执行(步骤418)，然后使高性能处理器断电或掉电，以减少多处理器系统的功耗(步骤422)。系统接着在高能效处理器上继续执行任务(步骤424)。注意，将高性能处理器断电可包括清除高性能处理器的高速缓存记录，然后将高性能处理器断电。或者，将高性能处理器断电可包括，将高性能处理器转到一种深度休眠状态，在该深度休眠状态中保存了高速缓存的内容，但高性能处理器的其它部分被断电。
0043如果在步骤406中，所述系统确定在高能效处理器上执行任务是有利的，那么系统就开始在高能效处理器上执行任务(步骤424)。如果任务完成，则处理结束。
0044否则，所述系统周期性地确定将任务切换至高性能处理器上执行(步骤426)是否有利。这个确定可基于在步骤404中初始时用来确定在哪个处理器上执行任务的那些因素。此外，这个确定可基于所述任务的执行时间是否太长，以致不能在高能效处理器上来执行。如果系统确定切换是不利的，它就返回步骤424，继续在高能效处理器上执行任务。
0045否则，所述系统就将任务切换到高性能处理器上执行(步骤428)。为了切换任务，所述系统在高性能处理器上开始执行(步骤412)之前，如果有必要的话，首先进行步骤408来开启高性能处理器。
0046上述步骤能够被实施成任何合适的执行控制过程(不论是硬件还是软件)，其包括一种多处理器操作系统，用于实现上述目的的多处理器操作系统包括可将处理器资源动态分配给一个执行程序的任何系统部件或组件。术语“高能效”和“高性能”并不要求具体的能效或性能级别，而仅表示在同一个多处理器系统中两个或多个处理器之间的相对差异。如权利要求所用的，术语“处理器”可以是包括处理器内核的任何电路单元。一个或多个处理器可以物理地集成在同一个半导体芯片上，或封装到同一封装件中。
0047给出本发明各个实施例的前述介绍仅仅是出于说明和描述的目的。并无意对它们进行穷举或者用它们将本发明限制为所公开的形式。因此，对于本领域技术人员而言，许多修改和变化是明显的。此外，上述公开并无意限制本发明。本发明的范围由所附权利要求限定。
权利要求
1.一种用于在多处理器系统中控制任务执行的方法，所述多处理器系统包含一个高性能处理器和一个高能效处理器，所述方法包括接收一个将在所述多处理器系统中执行的任务；动态地确定是在所述高性能处理器上还是在所述高能效处理器上执行所述任务；并且基于所述确定，在所述高性能处理器或所述高能效处理器上执行所述任务。
2.根据权利要求1所述的方法，其中确定是在所述高性能处理器上还是在所述高能效处理器上执行所述任务包括考虑所述任务的性能需求和/或所述多处理器系统的能量使用情况的考虑因素。
3.根据权利要求1所述的方法，其中确定是在所述高性能处理器上还是在所述高能效处理器上执行所述任务，或者随后确定将所述任务在所述高性能处理器和所述高能效处理器之间转移是否有利，包括要考虑以下因素中的至少一个所述任务是否已被标记为在高性能处理器上执行；所述多处理器系统是否正在以电池电源操作；所述高能效处理器当前的工作负荷；以及所述高性能处理器当前的热量状况。
4.根据权利要求1所述的方法，其中在所述高性能处理器上执行任务，首先包括确定所述高性能处理器是否被加电；和如果没有，就将所述高性能处理器加电。
5.根据权利要求1所述的方法，其中如果所述任务在所述高性能处理器上执行，那么所述方法进一步包括确定将所述任务转移到所述高能效处理器是否有利；和如果有利，就将所述任务转移到所述高能效处理器。
6.根据权利要求5所述的方法，其中将所述任务转移到所述高能效处理器后，所述方法进一步包括确定所述高性能处理器上是否正在执行任何其它任务；和如果没有，就将所述高性能处理器断电。
7.根据权利要求6所述的方法，其中将高性能处理器断电，包括清除所述高性能处理器的高速缓存记录；和将所述高性能处理器断电。
8.根据权利要求6所述的方法，其中将所述高性能处理器断电包括，将高性能处理器转到一种深度休眠状态，在该深度休眠状态中，保存了高速缓存的内容，但所述高性能处理器的其它部分被断电。
9.根据权利要求1所述的方法，其中如果任务在所述高能效处理器上执行，那么所述方法进一步包括确定将所述任务转移至所述高性能处理器是否有利；和如果有利，就将所述任务转移到所述高性能处理器。
10.根据权利要求9所述的方法，其中确定将所述任务转移至所述高性能处理器是否有利，包括考虑所述任务的执行时间是否太长，以致不能在所述高能效处理器上执行。
11.根据权利要求1所述的方法，其中所述方法进一步包括在所述多处理器系统上支持高速缓存一致性协议，其中所述高速缓存一致性协议确保了所述高能效处理器中的高速缓存记录与所述高性能处理器中的高速缓存记录保持一致。
12.根据权利要求1所述的方法，其中所述高能效处理器和所述高性能处理器是“准对称”的，其意味着它们执行同样的指令集，从而能够执行相同的任务，但提供不同的性能等级。
13.根据权利要求12所述的方法，其中所述高能效处理器和所述高性能处理器都能够运行操作系统。
14.根据权利要求1所述的方法，其中所述高能效处理器被集成到一个桥接芯片上，该桥接芯片额外包括了将所述多处理器系统中部件操作联系起来并对其进行协调的内核逻辑电路。
15.根据权利要求1所述的方法，其中所述高性能处理器被设置在一专用处理器芯片上，该专用处理器芯片包含一个或多个处理器内核。
16.根据权利要求1所述的方法，其中所述高性能处理器和所述高能效处理器被设置在同一个半导体芯片上。
17.根据权利要求1所述的方法，其中确定是在所述高性能处理器上还是在所述高能效处理器上执行所述任务，包括初始时在所述高能效处理器上执行任务；和如果所述任务的执行时间太长，以致不能在所述高能效处理器上执行，就将所述任务转移到所述高性能处理器上。
18.一种支持高性能和高能效执行的多处理器系统，其包括一个高性能处理器；一个高能效处理器；和一个执行控制过程，其被配置成，动态地确定是在所述高性能处理器上还是在所述高能效处理器上执行一个任务，并且基于所述确定，在所述高性能处理器或所述高能效处理器上执行所述任务。
19.根据权利要求18所述的多处理器系统，其中所述执行控制过程被配置成，基于所述任务的性能需求和/或对所述多处理器系统的能量使用情况的考虑，来动态地确定是在所述高性能处理器上还是在所述高能效处理器上执行所述任务。
20.根据权利要求18所述的多处理器系统，其中当确定了是在所述高性能处理器上，或者是在所述高能效处理器上执行任务时，所述执行控制过程被配置成考虑以下因素中的至少一项所述任务是否已被标记为在所述高性能处理器上执行；所述多处理器系统是否正以电池电源操作；所述高能效处理器当前的工作负荷；以及所述高性能处理器当前的热量状况。
21.根据权利要求18所述的多处理器系统，其中在所述高性能处理器上执行所述任务之前，所述执行控制过程被配置成确定所述高性能处理器是否被加电；和如果没有，就将所述高性能处理器加电。
22.根据权利要求18所述的多处理器系统，其中如果所述任务在所述高性能处理器上执行，那么所述执行控制过程被配置成确定将所述任务转移到所述高能效处理器是否有利；和如果有利，就将所述任务转移到所述高能效处理器。
23.根据权利要求22所述的多处理器系统，其中在将所述任务转移到所述高能效处理器之后，所述执行控制过程被配置成确定在所述高性能处理器上是否正在执行任何其它的任务；和如果没有，就将所述高性能处理器断电。
24.根据权利要求23所述的多处理器系统，其中将所述高性能处理器断电，包括清除所述高性能处理器的高速缓存记录；和将所述高性能处理器断电。
25.根据权利要求23所述的多处理器系统，其中将所述高性能处理器断电，包括将所述高性能处理器转到一种深度休眠状态，在该深度休眠状态中，保存了高速缓存的内容，但所述高性能处理器的其它部分被断电。
26.根据权利要求18所述的多处理器系统，其中如果所述任务在所述高能效处理器上执行，那么所述执行控制过程被配置成确定将所述任务转移到所述高性能处理器是否有利；和如果有利，就将所述任务转移到所述高性能处理器。
27.根据权利要求26所述的多处理器系统，其中确定将所述任务转移至所述高性能处理器是否有利，包括考虑所述任务的执行时间是否太长，以致不能在所述高能效处理器上执行。
28.根据权利要求18所述的多处理器系统，其中所述多处理器系统额外包括一种高速缓存一致性装置，其中所述高速缓存一致性装置确保了所述高能效处理器中的高速缓存记录与所述高性能处理器中的高速缓存记录保持一致。
29.根据权利要求18所述的多处理器系统，其中所述高能效处理器和所述高性能处理器是“准对称”的，这意味着它们执行同样的指令集，从而能够执行相同的任务，但提供不同的性能等级。
30.根据权利要求29所述的多处理器系统，其中所述高能效处理器和所述高性能处理器都能够运行所述执行控制系统。
31.根据权利要求18所述的多处理器系统，其中所述高能效处理器被集成到一个桥接芯片上，该桥接芯片额外包括了将所述多处理器系统中部件操作联系起来并对其进行协调的内核逻辑电路。
32.根据权利要求18所述的多处理器系统，其中所述高性能处理器被设置在一个专用处理器芯片上，该专用处理器芯片包含一个或多个处理器内核。
33.根据权利要求18所述的多处理器系统，其中所述高性能处理器和所述高能效处理器被设置在同一个半导体芯片上。
34.根据权利要求18所述的多处理器系统，其中当确定了是在所述高性能处理器上还是在所述高能效处理器上执行所述任务时，所述执行控制过程被配置成初始时在所述高能效处理器上执行所述任务；以及如果所述任务的执行时间太长，以致不能在所述高能效处理器上执行，随后就将所述任务转移到所述高性能处理器。
35.一种用于多处理器系统的操作系统，其中所述多处理器系统包括一个高性能处理器和一个高能效处理器，所述操作系统包括一个任务分配装置，其被配置成基于所述任务的性能需求和/或对所述多处理器系统的能量使用情况的考虑因素，来动态地确定是在所述高性能处理器上还是在所述高能效处理器上执行一个任务；和一个执行装置，其被配置成基于所述确定，在所述高性能处理器或所述高能效处理器上来执行所述任务。
36.根据权利要求35所述的操作系统，其中所述任务分配装置被配置成基于所述任务的性能需求和/或对所述多处理器系统的能量使用情况的考虑因素，来确定是在所述高性能处理器上还是在所述高能效处理器上执行所述任务。
37.一种用于多处理器系统中的桥接电路，所述多处理器系统支持高性能处理和高能效处理，所述桥接电路包括(a)一个高能效处理器；(b)将所述多处理器系统中部件操作联系起来并对它们进行协调的逻辑电路；和(c)支持一个过程的逻辑电路，该过程确定一个可执行任务是否应该在所述高能效处理器上执行，或者替换地，在一个高性能处理器上执行。
全文摘要
本发明的一个实施例提供了一种用于在多处理器系统中控制任务执行的系统，其中多处理器系统包含一个高性能处理器和一个高能效处理器。该系统接收到在所述多处理器系统中待执行的任务时，就基于所述任务的性能需求和/或对所述多处理器系统的能量使用情况的考虑因素，来确定是在所述高性能处理器上还是在所述高能效处理器上执行任务。然后，所述系统就根据所述确定，在所述高性能处理器或所述高能效处理器上执行任务。
文档编号G06F9/45GK1860446SQ200480028275
公开日2006年11月8日 申请日期2004年8月17日 优先权日2003年12月16日
发明者W·C·阿萨斯, R·L·曼斯菲尔德, L·R·杨斯, M·F·卡勒伯特 申请人:苹果计算机公司