专利名称：一种自动适应工艺特征尺寸的互连寄生电容提取方法
技术领域：
一种自动适应工艺特征尺寸的互连寄生电容提取方法属于集成电路计算机辅助设计(IC-CAD)中的芯片内互连线寄生参数提取技术领域。
背景技术：
随着半导体集成电路技术的发展，成熟的制造工艺已经达到90nm以下，电路工作频率越来越高，电路中互连线的高宽比的增长和线间距的不断减小，互连线的寄生电磁场效应已成为影响诸如时延、功耗、电源完整性和信号完整性等电路性能的主要因素。因此，在集成电路的设计流程中，必须考虑互连线寄生效应对电路的影响。
当前集成电路的设计首先在前端提出功能描述，进行逻辑综合，功能验证。如果功能验证无法达到当初设定的功能要求，还要回到前面改正逻辑设计，重复一个迭代过程；在后端进行版图设计得到一个描述半导体工艺结构的版图，对版图作设计规则检查，电学规则检查和寄生参数提取和电路仿真等版图验证。如果版图满足当初设计的性能要求，可以交付Foundry生产制造，否则返回到前面改正版图设计或者逻辑设计。寄生参数提取是版图验证中的一个重要环节，为版图验证提供尽可能接近真实的互连电阻、电容及电感等电学参数。在仿真时加入前端设计所忽略的寄生参数才能精确的反应出芯片的实际运作状态，最大限度的降低投片失败的可能性。
互连寄生电阻的计算相对简单，而对电感计算的研究虽然起步于70年代初，但直至最近才逐渐引起人们的关注。目前，在影响电路性能的诸电学参数中，人们关心最多的仍是寄生电容计算。
当前，深亚微米工艺技术条件下的互连电容计算表现出如下特点1.高集成密度，即在很小的互连寄生电容器内包含近十种不同介电常数的绝缘层及数十、数百以至数千的金属导体块。
2.高复杂结构，这表现在介质形状及其相互嵌套关系以及导体块的形状及其相互几何关系的复杂性上。它在保形绝缘介质、浅壕衬底及动态随机存贮器等复杂结构的计算中表现十分突出。
3.大规模，这表现在两个方面。一是每个电容器所含介质及导体的数目往往很大；二是一条关键路径(Critical Path)或一段线网所含互连电容器的数目也往往很大。目前，一条关键路径所含电容器数目可达数千以至数万。
这些特点对算法与软件提出更高的要求，即1.较高的计算速度。
2.较高的复杂结构适应性。
3.较高的结果可靠性，可不必依赖实验或测量验证计算结果的正确性。
寄生电容的计算方法大体可分为两类解析模型法与数值模拟法。
解析模型法以实验、测量或数值模拟的结果为基础，通过插值及曲线拟合等方法得到解析模型公式。它计算速度快，但精度较低，难以准确处理复杂三维结构。
数值模拟方法通过求解场方程计算互连电容。它精度高，能适应十分复杂的三维结构，但计算速度较低。
求解场方程的数值模拟方法有有限差分法(Finite Difference Method，FDM)、有限元法、测量方程不变性方法(Measured Equation of Invariance，MEI)、随机漫步方法(Random Walk，或Monte Carlo)与边界元法(Boundary Element Method，BEM)等。
目前，边界元法被普遍应用于互连电阻、电容计算而成为占主导地位的数值方法。边界元法是一种边界离散化方法，具有将计算维数降低一维的显著特点，并以此区别于有限差分及有限元等区域离散化方法。
近年来，互连电容的边界元计算已取得许多成果和进展，主要表现在以下几个方面1.提高计算速度，它的最主要推动源自Nabors等人于91年将Rokhlin提出的多极加速算法成功应用于三维电容提取(FastCap寄生电容提取软件)。此外，还有喻文健的虚拟多介质算法，以及Shi Weiping的快速层次式算法等。
2.自适应计算方法的研究，用以保证结果可靠性，提高解的精度。这方面的主要工作有“Jinsong Hou，Zeyi Wang and Xianlong Hong，‘The Hierarchical h-Adaptive 3-D BoundaryElement Computation of VLSI Interconnect Capacitanee’，in Proceedings of ASP-DAC’99，pp93-96，1999”。
3.利用边界元法建立互连单元的宏模型矩阵，然后分解版图为多个互连单元，合并各单元对应的宏模型矩阵并消去单元交界面的变量得到导体上的电容。这方面的主要工作有“戴斌华，陆涛涛，王泽毅，洪先龙，‘3D互连电容快速提取的新途径——介质积木库法’，计算机辅助设计与图形学学报.第16卷，第3期，pp343-347，2004年”。
直接边界元计算寄生电容的基本步骤包括1.处理输入版图和工艺文件，对版图中的二维几何形体作必要的几何运算，结合工艺文件信息形成三维互连寄生电容模型。在互连寄生电容计算中，电路设计人员往往关注关键路径上的导体(称为主导体)与其周围一定距离内导体(称为环境导体)之间的耦合电容。对一个实际版图，由于其规模很大，往往要将一条关键路径或线网切割为若干段，然后分别加以计算。在切割下来的每段结构中，一般是一块主导体与若干块环境导体被嵌于不同的多层绝缘介质中，称为一个互连寄生电容模型。
首先用扫描带算法切割版图上各互连层的每条线网，当前扫描带宽范围内的线网部分将被切割为导体段。扫描带宽度需要人工指定或者不由人工指定而取一个固定的经验值。在切割下来的每段二维结构中包含主导体段和周围一定距离的环境导体段。环境导体段与主导体段之间的距离小于一个缺省的经验值。在0.5um特征工艺尺寸下，推荐将距离主导体段距离为5um以内的所有导体段取作环境导体。
然后利用工艺文件的信息和切割下来的每段二维版图结构，将从最底层衬底(特殊的导体表面)到最顶层的所有介质和导体生成一个三维的互连寄生电容模型。有的电容提取工具生成的三维互连寄生电容模型仅包含与主导体层相邻层的导体和介质，以加快提取速度。生成三维互连寄生电容模型后，将形成所有介质和导体的表面以作边界元划分。
2.对形体表面作边界元划分。对于每个导体或介质的表面，按照指定的分割份数，均匀或非均匀的将表面剖分为指定数目的边界元。形体边界元划分速度直接影响到整个求解速度，而其划分质量对后续计算的速度与精度也具有十分直接的影响。形体的边界元划分应在保证后续计算精度的前提下，最大可能的减少边界元的数目，从而减少离散后的变量数，加快求解速度。目前，表面上各边的边界元分割份数由边长和该边所属的形体性质来确定。
3.作边界元积分，形成线性代数方程组的系数矩阵及右端向量。
4.解方程组，得到导体表面的法向电场强度。
5.由导体表面的法向电场强度计算寄生电容。
在上述直接边界元法提取寄生电容的步骤1中，切割线网的扫描带宽度为依赖用户经验指定或者程序设定的固定缺省值，而程序设定的固定带宽只能在某些工艺特征尺寸下保持计算效率。随着工艺特征尺寸等比例的不断缩小，固定的扫描带宽度范围内的导体段数必然成倍增加，而所有在扫描带范围内的导体都将被读入内存，导致算法内存开销成倍增加，降低寄生电容提取程序的运行效率。虽然人工指定一个适当的扫描带宽度可以保持程序的运行性能，但是这使得每次对不同特征工艺尺寸的版图都需要人工指定扫描带宽度，并且直接边界元法的寄生电容提取程序的性能在很大程度上依赖于用户的经验。
在上述直接边界元法提取寄生电容的步骤1中，主导体段附近的导体如果与主导体段的距离小于一个缺省的经验值之内，将被视作环境导体一并切割到二维形体结构中，然后被加入到三维互连寄生电容模型中。加入到三维互连寄生电容模型中的环境导体越多，寄生电容计算越精确，计算速度越慢。当加入到互连寄生电容模型的环境导体数增加到一定值，提取精度增加非常缓慢，提取速度则大大降低。步骤1中设定的环境导体和主导体段之间距离的缺省上限，一般能够加入足够多的环境导体到互连寄生电容模型，保证寄生电容提取的精度，但是不能依据版图的工艺特征尺寸自动调整环境导体和主导体段间距离的上限。随着工艺特征尺寸的不断缩小，而环境导体和主导体段间距离的上限不变，必然加入过多的环境导体到互连寄生电容模型。结果是牺牲了数倍以致数十倍的CPU时间以得到极小的精度提升。
在一般直接边界元法提取寄生电容的步骤1中，生成的三维互连寄生电容模型中或者包括所有层的导体和介质，或者仅包括与主导体层和相邻层的导体和介质。仅包含主导体层及邻层导体和介质的三维寄生电容模型在0.18um工艺以上能准确模拟，在0.18工艺以下该模型的误差较大。包含所有层的介质和导体的三维寄生电容模型极为精确，但是模拟时间大大于仅包含主导体邻层导体和介质的三维寄生电容模型。随着版图的介质层数的增多，包含所有介质层和导体层的三维寄生电容模型的模拟时间可能增加数倍或更多。
在上述直接边界元法提取寄生电容的步骤2中，边界元的划分仅考虑了边界元所在边界的性质和边界的长度等影响因素，没有考虑不同版图特征工艺尺寸的影响。以主导体为例，给出各边的边界元分割份数公式Sx＝Min{4ln(Lengthx+2.2)，20}Sy＝Min{4ln(Lengthy+2.2)，20}Sz＝Min{Max{4·Lengthz，3}，6}其中，Sx，Sy，Sz分别表示形体沿x，y，z轴方向的参考边界元划分份数。Min{}是取最小值函数，Max{}是取最大值函数，ln()为取自然对数函数。Lengthx，Lengthy，Lengthz分别为各形体沿x，y，z轴方向的长度，单位取um。“”为下取整符号。随着版图工艺特征尺寸的减小，导体的高和宽都会不断减小，切割下来的主导体段的各边长也不断减小，以90nm工艺为例，主导体段的各边的边界元划分份数等于Sx＝Min{4ln(Lengthx+2.2)，20}＝4Sy＝Min{4ln(Lengthy+2.2)，20}＝4Sz＝Min{Max{4·Lengthz，3}，6}＝4使的主导体段上的边界元划分过于稀疏，影响了后续直接边界元法计算寄生电容值的精度。
综上，一般的直接边界元法寄生电容提取程序随着版图工艺特征尺寸的减少，会以过多的CPU时间和内存开销来达到指定的提取精度，对不同工艺特征尺寸的自动适应能力差。
发明内容
为了克服目前互连寄生电容提取程序对不同工艺特征尺寸自适应能力差的不足。本实用新型提供了一种互连寄生电容提取程序，能依据输入版图的特征工艺尺寸，自动优化切割算法中扫描带的宽度，优化主导体附近水平方向环境导体的选取，优化寄生电容模型内导体层、介质层的选取，优化形体表面边界元的划分，从整体上提高寄生电容提取的运行速度和精度，节约内存的使用。
本实用新型解决其技术问题所采用的技术方案是首先在建立三维互连寄生电容模型前的程序预处理阶段，使用与输入版图的工艺特征尺寸成比例缩小的扫描带宽扫描版图。输入版图的工艺特征尺寸从输入的工艺文件中读入。切割扫描带内关键线网周围水平方向的环境导体时，设定Δcap为主导体和环境导体之间所允许的距离上限；距离上限Δcap的取值与输入版图的工艺特征尺寸成比例缩小。选取扫描带内关键线网周围高度方向的环境导体时，由特征工艺尺寸Sf确定，具体公式如下 主导体与嵌于不同的多层绝缘介质中的若干块环境导体最终组成三维互连寄生电容模型。
然后在采用边界元法模拟三维互连寄生电容模型时，以形体边长除以特征工艺尺寸Sf的相对长度取代其绝对长度作为边界元划分的依据。边界元划分的具体公式为1)形体为介质Sx＝Min{Lengthx/Sf，10}Sy＝Min{Lengthy/Sf，10}Sz＝Min{Lengthz/Sf，6}如果该介质包含主导体或者是主导体所在层的相邻层，则当Sz小于3时取3。
其中，Min{}是取最小值函数，Lengthx，Lengthy，Lengthz分别为各形体沿x，y，z轴方向的长度，单位取um。Sf为版图的工艺特征尺寸大小。“”为下取整运算符号。(下同)2)形体为主导体
Sx＝Min{4ln(Lengthx/Sf+2.2)，20}Sy＝Min{4ln(Lengthy/Sf+2.2)，20}Sz＝Min{Max{4·Lengthz/Sf，3}，6}其中，ln()为取自然对数函数，Max{}是取最大值函数。(下同)3)形体为环境导体 若环境导体块与主导体块同属一个介质层，Sz＝Min{Max{4·Lengthz/Sf，3}，6}若环境导体块与主导体块不属一个介质层，Sz＝Min{2·Lengthz/Sf，6}4)形体为金属衬底若与主导体所在介质层相邻，Sx＝Min{1.5·Lengthx/Sf，20}Sy＝Min{1.5·Lengthy/Sf，20}若不与主导体所在介质层相邻，Sx＝Min{1.5·Lengthx/Sf，15}Sy＝Min{1.5·Lengthy/Sf，15}对金属衬底这一导体表面，z轴方向的参考边界元划分份数Sz没有意义。
经过这样的边界元划分后，本方法与普通边界元方法一样，开始建立离散化的边界积分方程，求解该边界积分方程得到导体表面的法向电场强度分布，在导体表面对法向电场强度作积分运算得到导体的寄生电容并输出。
本方法的有益效果是1.切割版图上关键线网附近的环境时，使用与版图工艺特征尺寸成比例的扫描带宽度进行扫描，使得进入扫描带作用范围内的导体数目和版图工艺尺寸等比例减少。由于扫描带算法只将扫描带作用范围内的导体几何信息读入内存的工作表，导体数目的减少使扫描带算法消耗的内存相应减少。
2.随着输入版图的工艺特征尺寸的不断减小，环境导体和主导体段间距离上限的等比例减小能避免加入过多的环境导体到三维互连寄生电容模型。在不牺牲任何提取精度的情况下，得到了数倍以致数十倍的速度提升。
3.随着输入版图的工艺特征尺寸的减小，等比例的扩大高度方向上环境导体层的数目既保证了电容提取的精度，又最大可能的提高电容提取的速度。
4.以形体边长除以输入版图的特征工艺尺寸的相对长度作为边界元划分的依据能避免这样的情况随着输入版图的工艺特征尺寸的减小，边界元的划分过于稀疏，最终降低寄生电容提取的精度。
下面结合附图和实施例对本实用新型进一步说明。
图1为自动适应工艺特征尺寸的寄生电容提取流程图。
图2为输入版图示意图。
图3为从版图切割下的互连结构示意图。
图4为三维互连寄生电容模型示意图。
图中1.主导体 2.环境导体 3.介质外表面 4.介质交界面 5.衬底具体实施方式
在图1所示得实施例中，本实用新型由计算机依次执行的以下步骤1)从工艺文件读入输入版图的工艺特征尺寸大小Sf。图2为输入版图的示意图。
2)以垂直扫描带从左至右扫描整个版图。
本方法中扫描带的宽度Wsb设定为正比于版图的特征工艺尺寸。
本方法中扫描带宽度Wsb的推荐值为60×Sf。
扫描带在每一个站点停留。扫描带站点为版图上导体边的左右端点以及导体边之间的交点。扫描带在每一个站点停留时，作以下动作a)读入起始于当前扫描带右端的所有导体至内存的工作表。
b)从工作表中删除终止于当前扫描带左端的所有导体，并释放所占用的内存。
c)从工作表中删除跨越当前扫描带左端的所有导体中位于当前扫描带左端的部分，保留剩下的部分在工作表中。
d)在当前工作表的形体中找出所有与当前扫描带左端距离小于Δcap的导体组成一个导体集合，导体集合中所有属于关键线网的导体作为主导体；对每一个主导体(1)，切割主导体(1)周围Δcap范围内的工作表中的各层环境导体(2)形成一个二维几何结构。这个二维几何结构中包含主导体(1)以及主导体周围距离主导体不超过Δcap的各层环境导体(2)，一起作为该主导体的二维仿真环境。图3为版图切割后得到的二维互连几何结构示意图。
其中Δcap为主导体(1)和环境导体(2)之间所允许的距离上限，超出这个距离范围的导体不会作为环境导体。
本方法中Δcap的取值应正比于版图特征工艺尺寸。
本方法中Δcap的推荐值为5×Sf。
3)对于步骤2)中切割出的每一个二维几何结构，结合工艺文件信息生成三维互连寄生电容模型。二维几何结构输入的信息包括导体和介质在XOY平面的位置坐标和几何长度。工艺文件输入的信息包括各层介质的介电系数，高度和z轴的起始坐标。工艺文件输入的信息还包括各层导体的高度和z轴的起始坐标。生成的三维互连寄生电容模型是一块主导体(1)与若干块环境导体(3)被嵌于不同的多层绝缘介质中，置于一个三维直角坐标系中。并使长方体的边对应的平行于坐标系的x，y，z三个轴。
在这个三维互连寄生电容模型中，必须包含主导体所在层的所有导体以及包含该层的介质，还包含与主导体所在层相邻的互连层的所有导体以及包含这些导体的介质。其他互连层的导体以及包含导体的介质是否包含在三维互连寄生电容模型中由特征工艺尺寸Sf确定，具体公式如下 确定了三维寄生电容模型中应包含的介质层和导体层后，从工艺文件中读出相应介质层和导体层的高度，结合切割出的二维几何结构，形成三维寄生电容模型中所有介质和导体的六个表面。
图4是版图切割后生成的一个互连寄生电容模型的示意图，有5块导体嵌于含有衬底(5)的3层介质中。这里，衬底(5)被看作一块特殊的导体，它只由一个面构成。互连寄生电容器一般由三种边界所包围导体表面(1)(2)，称为强加边界，满足Dirichlet边界条件，记为Γu，其上电势由偏置电压确定，是已知的；介质外表面(3)，称为自然边界，满足Neumann边界条件，记为Γq，其上法向电场强度为常数0；以及介质交界面(4)，位于两种不同介质的交界处，记为ΓI，其上电势及法向电场强度皆为未知。
带一定偏置电压的互连寄生电容模型，其电势分布可用带混合边界条件的拉普拉斯方程 描述其中，待解域Ω＝∪Ωk，Ωk是介质k所占有的区域，M为所含介质总数。u是电势，q＝u/n表示边界表面法向电场强度，n是边界单位外法向。εk是介质k的介电常数。在介质交界面ΓI上，下标a与b分别代表其所邻的两种介质。
4)对于步骤3)中三维互连寄生电容模型中的各形体表面作边界元划分的方法如下三维互连寄生电容模型中的形体根据分析对象的不同可分为导体块，金属衬底或介质三种形体中的一种。设Sx，Sy，Sz分别表示形体沿x，y，z轴方向的参考边界元划分份数。下面区分不同的形体，介绍Sx，Sy，Sz的计算a)介质Sx＝Min{Lengthx/Sf，10}Sy＝Min{Lengthy/Sf，10}Sz＝Min{Lengthz/Sf，6}如果该介质包含主导体或者是主导体所在层的相邻层，则当Sz小于3时取3。
其中，Min{}是取最小值函数，Lengthx，Lengthy，Lengthz分别为各形体沿x，y，z轴方向的长度，单位取um。Sf为版图的工艺特征尺寸大小。“”为下取整运算符号。(下同)b)组成主导体的导体段Sx＝Min{4ln(Lengthx/Sf+2.2)，20}Sy＝Min{4ln(Lengthy/Sf+2.2)，20}
Sz＝Min{Max{4·Lengthz/Sf，3}，6}其中，ln()为取自然对数函数，Max{}是取最大值函数。(下同)c)环境导体块 若环境导体块与主导体块同属一个介质层，Sz＝Min{Max{4·Lengthz/Sf，3}，6}若环境导体块与主导体块不属一个介质层，Sz＝Min{2·Lengthz/Sf，6}4)金属衬底若与主导体所在介质层相邻，Sx＝Min{1.5·Lengthx/Sf，20}Sy＝Min{1.5·Lengthy/Sf，20}若不与主导体所在介质层相邻，Sx＝Min{1.5·Lengthx/Sf，15}Sy＝Min{1.5·Lengthy/Sf，15}对金属衬底这一导体表面，z轴方向的参考边界元划分份数Sz没有意义。
5)作边界元积分，形成线性代数方程组的系数矩阵及右端向量。设质k(k＝1，...，M)的边界Ωk离散为Nk个边界元(介质交界面上的元同时属于相邻的两种介质)。采用常数元，取每个元的中心点作为源点并取作变量结点，可得到离散化的边界积分方程12·uik+Σj=1Nkujk∫Γjkq*dΓ=Σj=1Nkqjk∫Γjku*dΓ,(i=1,Λ,Nk,k=1,Λ,M)---(2)]]>其中，Γjk是Ωk上的第j个边界元。ujk与qjk分别表示Γjk上的电势与法向电场强度。积分号中的两个函数表达式为u*(k)=14πr(k),q(k)*=∂u*(k)∂n]]>
式中，r(k)为边界元k中心点到边界元Γjk积分点的dΓ的距离。n为边界元Γjk上单位外法向矢量。
对公式(1)进行边界元积分，可得到12·uik+Σj=1NkH)ijkujk=Σj=1NkGijkqjk,(i=1,Λ,Nk,k=1,Λ,M)---(3)]]>其中， 与Gijk分别是以边界元Γik的中心点为源点，在边界元Γjk作积分得到，即H)ijk=∫Γjkq*dΓ,Gijk=∫Γjku*dΓ---(4)]]>若取 则由(2)式可得到Σj=1NkHijkujk=Σj=1NkGijkqjk,(i=1,Λ,Nk,k=1,Λ,M).---(6)]]>将边界条件(导体边界上电势为给定偏压，介质外边界上法向电场强度为0)及介质交界面上的电位与电位移连续条件代入(6)，得到一组线性代数方程组Ax＝b， (7)其中x为各边界元上未知的电势和法向电场强度组成的向量。
6)解方程组，得到导体表面的法向电场强度。用预条件的GMRES算法求解线性方程组(7)，可以得到所有边界元上的电势和法向场强。
7)由导体表面的法向电场强度计算寄生电容。电荷Qi可由下式求出Qi=∫Γiϵ·∂u∂ndΓ=Σj=1Ni(ϵi·∂uj∂n)---(8)]]>其中Γi是导体i的表面。Ni是导体i上边界元的总数。 是边界元j上的法向电场强度。εj为包含导体的介质的介电常数。
权利要求
1.一种互连寄生电容提取方法，从版图中切割关键线网周围一定范围的导体和介质作为二维仿真环境，然后在二维仿真环境上结合工艺文件建立三维互连寄生电容模型，最后用边界元法计算该电容模型得到关键线网的寄生电容。其特征是针对输入版图的工艺特征尺寸优化寄生电容提取的以下环节关键线网二维仿真环境的切割，三维互连寄生电容模型的建立，边界元法计算时的边界元划分。
2.根据权利要求1所述的互连寄生电容提取方法，其特征是切割关键线网二维仿真环境时由计算机依次执行的以下步骤1)从工艺文件读入输入版图的工艺特征尺寸大小Sf；2)以垂直扫描带从左至右扫描整个版图；扫描带的宽度Wsb设定为正比于版图的特征工艺尺寸Sf；扫描带在版图上每一个导体边的左右端点以及导体边之间的交点停留时，作以下动作a)读入起始于当前扫描带右端的所有导体至内存的工作表；b)从工作表中删除终止于当前扫描带左端的所有导体，并释放所占用的内存；c)从工作表中删除跨越当前扫描带左端的所有导体中位于当前扫描带左端的部分，保留剩下的部分在工作表中；d)在当前工作表的导体中查找与当前扫描带左端距离小于Δcap的所有导体组成一个导体集合，导体集合中所有属于关键线网的导体作为主导体；对每一个主导体，切割工作表中该主导体周围Δcap范围内的各层导体形成一个二维几何结构，作为该主导体的二维仿真环境；其中Δcap为主导体和环境导体之间所允许的距离上限；Δcap的值与版图特征工艺尺寸Sf成正比。
3.根据权利要求1所述的互连寄生电容提取方法，其特征是扫描带宽度Wsb的推荐值为60×Sf。
4.根据权利要求1所述的互连寄生电容提取方法，其特征是所述的Δcap的推荐值为5×Sf。
5.根据权利要求1所述的互连寄生电容提取方法，其特征是在二维仿真环境上建立三维互连寄生电容模型时，该电容模型在高度方向上应包含的环境导体层数由特征工艺尺寸Sf确定。
6.根据权利要求1所述的互连寄生电容提取方法，其特征是对三维互连寄生电容模型中的各形体表面作边界元划分的方法如下三维互连寄生电容模型中的形体根据分析对象的不同可分为导体块，金属衬底或介质三种形体中的一种；各形体沿x，y，z轴方向的参考边界元划分份数由特征工艺尺寸Sf和形体几何尺寸确定。
全文摘要
一种自动适应工艺特征尺寸的互连寄生电容提取方法，属于集成电路计算机辅助设计中互连线寄生参数提取技术领域。该方法切割版图时设置扫描带宽度随工艺特征尺寸等比例缩小以节约内存；切割后根据工艺特征尺寸在水平方向减少环境导体以提高电容提取速度，及在高度方向增加环境导体以提高提取精度；然后取形体表面边长除以工艺特征尺寸的相对长度做边界元划分以提高提取精度；最后求解离散后的边界积分方程得到导体间的寄生电容；从整体上成倍的提高互连寄生电容提取程序的性能。
文档编号G06F17/50GK1881562SQ200510076959
公开日2006年12月20日 申请日期2005年6月13日 优先权日2005年6月13日
发明者戴斌华, 侯劲松 申请人:北京中电华大电子设计有限责任公司