专利名称：用于低速通信的多串行接口复用电路的制作方法
技术领域：
本实用新型涉及一种利用CPLD可编程控制逻辑芯片对内部串口进行复用扩展，并提供外部多个串行接口数据交换的用于低速通信的多串行接口复用电路。
背景技术：
在实际应用中，我们会遇到很多这样的情况，外部有很多设备需要连接在一起进行通讯，设备的通讯端口多为RS-232接口。外部设备要共享一个或两个内部主控串口，同时外部设备间也要实现彼此间数据的交换，这种情况在应用中很麻烦。虽然目前市场上有现成的多串口通信处理器件，但是在一些需要连接多个串口设备的场合，现有芯片可能存在成本、集成度、端口数等方面的问题。
发明内容
本实用新型的目的在于克服现有技术中存在的不足而提供一种利用CPLD可编程控制逻辑芯片的用于低速通信的多串行接口复用电路。
本实用新型的目的是这样实现的CPLD可编程控制逻辑芯片的UT1RX输入端口和UT1TX输出端口同一个串口转换芯片MAX3232的R1OUT输出端口和T1IN输入端口相连接，CPLD可编程控制逻辑芯片的UT2RX输入端口和UT2TX输出端口同该串口转换芯片MAX3232的R2OUT输出端口和T2IN输入端口相连接，构成数据交换电路；CPLD可编程控制逻辑芯片的UT3RX输入端口和UT3TX输出端口同另一个串口转换芯片MAX3232的R1OUT输出端口和T1IN输入端口相连接，CPLD可编程控制逻辑芯片的UT4RX输入端口和UT4TX输出端口同该串口转换芯片MAX3232的R2OUT输出端口和T2IN输入端口相连接，构成数据交换电路。
CPLD可编程控制逻辑芯片的XD1输入端口和MTXD1输出端口与主处理器内部串口一的TXD输出端口和RXD输入端口相连接，CPLD可编程控制逻辑芯片的MRXD2输入端口和MTXD2输出端口与主处理器内部串口二的TXD输出端口和RXD输入端口相连接，CPLD可编程控制逻辑芯片的I/O端口CTL0～CTL4与主处理器的五个控制信号线相连接。
一个串口转换芯片MAX3232的T1OUT输出端口和T1IN输入端口与外部串口一的PCRX1输入端口和PCTX1输出端口相连接，同一个串口转换芯片MAX3232的T2OUT输出端口和T2IN输入端口与外部串口二的PCRX2输入端口和PCTX2输出端口相连接；另一个串口转换芯片MAX3232的T1OUT输出端口和T1IN输入端口与外部串口一的PCRX3输入端口和PCTX3输出端口相连接，同一个串口转换芯片MAX3232的T2OUT输出端口和T2IN输入端口与外部串口二的PCRX4输入端口和PCTX4输出端口相连接。
本实用新型的基本特征是采用CPLD可编程逻辑控制芯片，提供一个多路输入选择机制，通过内部逻辑的控制，决定的具体交换方式。这种交换可以在电路正在使用过程中改变，而不会影响电路的性能。本实用新型设计电路中TTL电平与CMOS电平兼容，能够提供2串口到4路串口的任意交换复用，外部的通信接口可以是RS232，也可以是RS485。
本实用新型采用这种电路，可以在CPLD可编程控制逻辑芯片中集成更多的设计逻辑，达到降低成本、提高集成度以及增加产品设计保密性的效果。
图1为本实用新型的原理框图。
图2为本实用新型的电路原理图。
具体实施方式
如图1、2所示，本实用新型的CPLD可编程控制逻辑芯片1的UT1RX输入端口和UT1TX输出端口同一个串口控制芯片(MAX3232)2的R1OUT输出端口和T1IN输入端口相连接，CPLD可编程控制逻辑芯片1的UT2RX输入端口和UT2TX输出端口同该串口控制芯片(MAX3232)2的R2OUT输出端口和T2IN输入端口相连接，构成数据交换电路；CPLD可编程控制逻辑芯片1的UT3RX输入端口和UT3TX输出端口同另一个串口控制芯片(MAX3232)3的R1OUT输出端口和T1IN输入端口相连接，CPLD可编程控制逻辑芯片1的UT4RX输入端口和UT4TX输出端口同该串口控制芯片(MAX3232)3的R2OUT输出端口和T2IN输入端口相连接，构成数据交换电路。
CPLD可编程控制逻辑芯片1的MRXD1输入端口和MTXD1输出端口与主处理器内部串口一的TXD输出端口和RXD输入端口相连接，CPLD可编程控制逻辑芯片1的MRXD2输入端口和MTXD2输出端口与主处理器内部串口二的TXD输出端口和RXD输入端口相连接，CPLD可编程控制逻辑芯片1的I/O端口CTL0～CTL4与主处理器的五个控制信号线相连接。
一个串口控制芯片(MAX3232)2的T1OUT输出端口和T1IN输入端口与外部串口一的PCRX1输入端口和PCTX1输出端口相连接，同一个串口控制芯片(MAX3232)2的T2OUT输出端口和T2IN输入端口与外部串口二的PCRX2输入端口和PCTX2输出端口相连接；另一个串口控制芯片(MAX3232)3的T1OUT输出端口和T1IN输入端口与外部串口一的PCRX3输入端口和PCTX3输出端口相连接，同一个串口控制芯片(MAX3232)3的T2OUT输出端口和T2IN输入端口与外部串口二的PCRX4输入端口和PCTX4输出端口相连接。
如图1所示，本实用新型设计外部预留4个连接串口，内部预留2个连接串口，通过CPLD可编程逻辑控制芯片来实现内外串口的交换型互通和外部串口的交叉互通。我们知道标准的RS-232接口的连接线有DCD、CTS、RTS、RI、TXD、RXD、DTR，DSR等组成，而在现实应用中一般多采用简易串口连接，即只使用RXD和TXD数据收发线。本设计基于简易串口来实现的，其大致功能描述如下系统内部主处理器提供两个的内部串口接口，主处理器的内部串口1和内部串口1的RXD和TXD数据收发线与RXD和TXD数据收发线分别与CPLD可编程逻辑控制的两组数据输入输出端口连接，主处理器通过控制信号号与CPLD可编程逻辑控制连接实现对CPLD可编程逻辑控制的控制来决定具体的交换方式，CPLD的四组数据输入输出端口分别与四个外部串口接口电路连接，实现与外部设备串口的连接。
由图1所示，可以看出设计中采用了两个交换模块，即内部交换模块和外部交换模块，内部交换模块的功能是实现内部串口间的倒换，外部交换模块的功能是实现外部串口与内部串口间的映射和外部串口与外部串口之间的映射。从而实现内部串口可以映射到任意外部串口和任意外部串口映射到任意外部其它串口的功能。交换模块采用ALTERA公司的可编程逻辑器件EMP3064ATC100来实现的，该芯片在同等可编程逻辑器件种是一种成本比较低廉的。
如图2所示，对交换方式的设置使用了5个控制信号，分别连接CPLD可编程逻辑控制芯片的CTL0～CTL4端口，通过预置控制信号的端口状态(状态为0或为1)来实现。在具体应用中该控制信号是由主控制器来控制完成的，控制信号的具体映射如表一
表一控制信号和对应端口输出
注在上表所列，SUx表示为外部串口，MUx表示为内部串口。在表格内有内容的部分表示为对应关系。例如SU1列中MU1表示MU1映射到SU1端口，映射时内部串口均为主设备，外部设备串口为从设备。另外需要注明的是SU1对应SU1表示本串口环回，当端口状态设置为11111时为所有端口自身环回。
如图2所示，整个复用电路包括一个CPLD可编程逻辑控制芯片1和两个MAX3232芯片2和3，其中，CPLD可编程逻辑控制芯片1完成串口复用的控制，每个MAX3232芯片完成两个外部串口转换控制。
权利要求1.一种用于低速通信的多串行接口复用电路，其特征在于CPLD可编程控制逻辑芯片(1)的UT1RX输入端口和UT1TX输出端口同一个串口控制芯片MAX3232(2)的R1OUT输出端口和T1IN输入端口相连接，CPLD可编程控制逻辑芯片(1)的UT2RX输入端口和UT2TX输出端口同该串口控制芯片MAX3232(2)的R2OUT输出端口和T2IN输入端口相连接，构成数据交换电路；CPLD可编程控制逻辑芯片(1)的UT3RX输入端口和UT3TX输出端口同另一个串口控制芯片MAX3232(3)的R1OUT输出端口和T1IN输入端口相连接，CPLD可编程控制逻辑芯片(1)的UT4RX输入端口和UT4TX输出端口同该串口控制芯片MAX3232(3)的R2OUT输出端口和T2IN输入端口相连接，构成数据交换电路。
2.根据权利要求1所述的一种用于低速通信的多串行接口复用电路，其特征在于CPLD可编程控制逻辑芯片(1)的MRXD1输入端口和MTXD1输出端口与主处理器内部串口一的TXD输出端口和RXD输入端口相连接，CPLD可编程控制逻辑芯片(1)的MRXD2输入端口和MTXD2输出端口与主处理器内部串口二的TXD输出端口和RXD输入端口相连接，CPLD可编程控制逻辑芯片(1)的I/O端口CTL0～CTL4与主处理器的五个控制信号线相连接。
3.根据权利要求1所述的一种用于低速通信的多串行接口复用电路，其特征在于一个串口控制芯片MAX3232(2)的T1OUT输出端口和T1IN输入端口与外部串口一的PCRX1输入端口和PCTX1输出端口相连接，同一个串口控制芯片MAX3232(2)的T2OUT输出端口和T2IN输入端口与外部串口二的PCRX2输入端口和PCTX2输出端口相连接；另一个串口控制芯片MAX3232(3)的T1OUT输出端口和T1IN输入端口与外部串口一的PCRX3输入端口和PCTX3输出端口相连接，同一个串口控制芯片MAX3232(3)的T2OUT输出端口和T2IN输入端口与外部串口二的PCRX4输入端口和PCTX4输出端口相连接。
专利摘要本实用新型涉及一种利用CPLD可编程控制逻辑芯片对内部串口进行复用扩展，并提供外部多个串行接口数据交换的用于低速通信的多串行接口复用电路，CPLD可编程控制逻辑芯片输入端口和输出端口分别同两个串口转换芯片的输出端口和输入端口相连，构成数据交换电路，电路TTL电平与CMOS电平兼容，能够提供2串口到4路串口的任意交换复用，通过内部逻辑的控制，决定的具体交换方式，交换可以在电路正在使用过程中改变，而不会影响电路的性能。
文档编号G06F13/40GK2845021SQ200520032288
公开日2006年12月6日 申请日期2005年10月18日 优先权日2005年10月18日
发明者樊少杰, 蒋圣轩, 韩付成 申请人:郑州玖和电子科技有限公司