在电子装置中有效实现抗干扰模式的系统和方法

专利名称：在电子装置中有效实现抗干扰模式的系统和方法
技术领域：
本发明总的来说涉及用于有效实现电子装置的技术，更具体地，涉及用于有效实现电子装置中抗干扰模式(immunity mode )的系统和方法。
背景技术：
开发用于有效实现电子装置的才支术^皮当前电子系统的i殳计者 和生产者所密切关注。然而，有效实现电子系统会对系统i殳计者才是 出严峻的挑战。例如，对增加系统功能性和性能要求的提高将需要 更高的系统处理能力并需要附加的石更件资源。由于增加的制造成本 和操作的低效，处理或硬件需求的增长也会导致相应的不利经济影 响。
另夕卜，执行各种高级操作的改进系统能力会为系统用户提供更 多的好处，但也会对各种系统部件的控制和管理提出更多的要求。 例如，由于系统故障的不利影响，在危险才喿作环境中运4亍的电子系 统可受益于有岁文且稳、定的实施。
特定的操作环境要求电子装置必须非常可靠。 一种这样的环境 是太空环境。可设置在太空(例如，地球轨道)中的电子装置通常 不适于定期维护，因此必须保证其在航天器的使用寿命期间执行。
因此，优选地，安装在^:天器内或4元天器上的电子装置(例如，计 算机)应该在其外部或内部故障容限内高度可靠和稳定。此外，太空环境中的物体将遭受可能对特定装置部件有害的各 种类型的辐射。例如，单个辐射元件可引起电子装置的处理器、存 储器、或其它部件中的信息的扰动(称作单一事件扰动或SEU)。SEU通常可使电子装置中的一个或多个数字比特"翻转"或改变状态。优选地，太空环境中的计算机应当相对于这种单事件扰动稳定。由于对系统资源增长的需求、显著增长的数据量、以及某种临 界或危险的操作环境，显然开发用于有效实施电子装置的新技术是 涉及相关电子技术的问题。因此，基于上述所有原因，开发用于实 现和利用电子装置的有效系统值得当前电子系统的设计者、生产 者、和用户着重关注。发明内容根据本发明，公开了用于在电子装置中有效实现抗干扰模式的 系统和方法。根据本发明的一个实施例，电子装置的处理器模块首 先以正常处理才莫式运行。处理器才莫块还监测是否已通过使用4壬何适 当的技术发生了抗干扰模式触发。可响应于任何期望的事情、状态、或事件生成前述的抗干扰才莫 式触发。例如，可由进入空闲状态的处理器模块产生抗干扰模式触发。可选地，可在发生某种预定条件(例如，#:测特别危险的#:作 环境或电子装置的高灵敏使用)时生成抗干扰模式触发。此外，在 某些实施例中，可通过电子装置的系统用户确定生成抗干状^莫式触发。
如果没有检测到抗干扰模式触发，则处理器才莫块可继续正常的 处理。然而，如果检测到抗干扰模式触发，则根据本发明，处理器 模块可利用抗干扰管理器进入抗干扰模式，在抗干扰模式期间可执 行一个或多个保护过程以临时将来自处理器模块的一些或所有脆弱的处理器状态和处理器数据转储(flush)到被保护存储器中。抗干扰管理器通过使用任何有效的技术确定用于当前抗干扰才莫式的适当等待级别(latency level )。例如，在某一实施例中，特 定类型的抗干扰—莫式触发可与预定的相应等待级别相关。可选地， 可通过抗干扰模式触发时的当前条件动态确定等待级别。通常，给定的等待级别对应于在特定抗干扰才莫式期间期望的保 护级别，其中，高等待级别提供了最大保护，以及低等待级别提供 了最小保护。此外，给定的等待级别还与在特定抗干扰模式期间可 接受的处理中断量相关，其中，高等待级别具有最大中断，以及低 等待级别具有最小中断。如果抗干扰管理器确定低等待级别适于当前的保护过程，则抗 干扰管理器协调最小转储过程，以将最少量的处理器信息从处理器 模块传送到被保护存储器。然后，处理器^f莫块可以继续正常处理才莫 式中的各种处理任务，并且可根据需要从被保护存储器中检索被保 护信息。如果抗干扰管理器确定中间的等待级别适于当前的保护过程， 则抗干扰管理器协调部分转储过程，以将中等数量的处理器信息从 处理器模块传送到被保护存储器。然后，处理器才莫块可继续处理正常处理才莫式中的各种〗壬务，并 且可根据需要从被保护存储器中检索保护信息。 如果抗干扰管理器确定高等待级别适于当前的保护过程，则抗 干扰管理器协调全部保护过程，以将所有处理器信息从处理器模块 传送到被保护存储器。例如，抗干扰管理器开始协调所有处理器状 态和处理器数据从处理器模块到被保护存储器的全部转储过程。接 下来，电子装置复位处理器模块的处理器。根据本发明，处理器模 块然后可进入暂停才莫式，在该冲莫式期间不扭Z亍处理^f壬务，并且所有 的保护处理器信息(处理器状态和处理器数据)仍安全保存在被保 护存储器中。抗干扰管理器通过使用任何有效装置监控是否已发生了重启 触发事件。响应于任何期望的事情、状态、或事件，可生成前述的 重启触发事件。例如，在处理器模块因为一个或多个新的未执行任 务需要处理而保持空闲状态时可发生重启触发事件。可选地，在某 些预定的危险操作条件不再存在时可发生重启触发事件。此外，在 特定实施例中，可由电子装置的系统用户确定生成重启触发事件。如果抗干扰管理器未检测到重启触发事件，则处理器模块可保 持在前述暂停才莫式中。然而，如果抗干扰管理器检测到重启触发事 件，则抗干扰管理器可协调处理器恢复过程，在该过程期间，保护 处理器信息(例如，处理器状态和处理器数据)从保护处理器恢复 到处理器模块，用于恢复正常的处理功能。因此，至少基于前述原 因，本发明提供了用于有效实现电子装置中抗干扰模式的改进的系 统方法。


图1是根据本发明一个实施例的电子装置的框图；图2是根据本发明的图1的处理器模块的一个实施例的框图； 图3是 艮据本发明的图1的控制器的一个实施例的框图；图4是根据本发明的图1的装置存储器的一个实施例的框图；图5是根据本发明的处理任务的一个实施例的框图；图6是根据本发明一个实施例的实现抗干扰模式的方法步骤的 流考呈图；以及图7是根据本发明的 一个实施例的用于执行全部保护过程的方 法步艰《的流禾呈图。
具体实施方式
本发明涉及对实现电子装置的改进。下列描述使本领域的普通 技术人员能够实现和使用本发明，并在专利申请及其需要的上下文 中提供了该描述。对本领域的技术人员来说，对公开的实施例的各 种小f改将变得显而易见，且本文中的一4殳原理可应用于其它实施 例。因此，本发明并不限于所示出的实施例，而与本文所描述的原 理和特征相符的最宽范围 一致。这里将本发明描述为用于有效实现电子装置中抗干扰模式的 系统和方法，并包括用于执行电子装置的处理任务的处理器模块。 处理器模块包括用于执行处理任务的处理器信息，例如，处理器状 态和处理器数据。电子装置还包括用于以最佳安全方式存储电子信 息的被保护存储器。然后，抗干扰管理器可以响应于抗干扰模式触 发事件(例如，进入空闲状态的处理器模块)，来执行保护过程以 将脆弱的处理器信息的至少 一部分存储到被保护存储器中。现在参照图1,示出了才艮据本发明一个实施例的电子装置112 的框图。在图l的实施例中，电子装置112可包括 f旦不限于处理器
模块116、控制器120、和装置存储器128。在可选实施例中，可使 用除结合图1的实施例讨论的那些部件和结构之外或代替那些部件 和结构的部件和结构来实现电子装置112。在图1的实施例中，可实现处理器模块116,以包括执行用于 控制和管理电子装置112的操作的软件指令的任何适当且兼容的处 理器装置。下面将结合图2进一步讨论处理器模块116。在图1的 实施例中，电子装置112可利用用于双向协调处理器模块116和装 置存储器128的通信的控制器120。电子装置112还可利用控制器 120,以通过输入/输出(I/O)总线140与各种类型的外部实体136 进4亍通信。下面结合图3进一步i仑述控制器120。在图1的实施例 中，可实现装置存储器128,以包括期望存储装置的任何组合，其 包括但不限于只读存储器(ROM)、随机存取存储器(RAM)、以 及各种其他类型的易失性和非易失性存储器。在图l的实施例中，装置存储器128可包括被保护存储器，其以最优地提供各种类型的 信息和数据的稳定且安全的存储的方式来实现。下面结合图4进一步i仑述装置存储器128。在某些实施例中，可在特殊且要求操作的环境中使用电子装置 112。例如，电子装置112可在太空操作环境中使用作为航天器或太 空中其它物体的一部分。由于太空辐射和其它因素，太空操作环境 中的商用处理器可能经历比特扰乱脆弱性。这种脆弱性基于包括可 被定义为处理器中的数字比特遭受辐射扰乱的时间百分比的脆弱 性工作循环的各种因素。在传统的系统中，当才喿作系统处于空闲(在 时间周期内没有运行的处理任务)时，甚至在当前不执行处理计算 时，处理器仍保存大多数当前的处理器元素、状态、和数据，从而 使得这些元素、状态、和数据易受扰动。 才艮据本发明，当处理器才莫块116空闲时，电子装置112可有利 地进入抗干扰4莫式，在该抗干扰模式期间执行保护过程以将处理器 模块116的一些或所有的脆弱处理器状态和处理器数据存储到被保 护的、更抗干扰的装置存储器128中。在一个实例中，当处理器模 块116空闲时，可扭^f亍保护过程以将处理器模块116的处理器状态 和处理器数据转储到装置存储器128的稳定且被保护的部分中。在抗干护^漠式的一个实施例中，电子装置112然后可以-使处理 器模块116保持在复位状态，使得在该时间周期内，处理器状态和 处理器数据不会遭受扰乱或其它恶化。然后，当发生预定的重启触 发事件(这需要更多的处理计算)时，可以恢复^皮保护的处理器状 态和处理器数据，并且处理器纟莫块116可以正常才莫式恢复处理。前述技术提供了多种益处。因为处理器模块116保持为复位且 不执行处理，所以电子装置112可以表现出较低的功耗特性。然而， 在某些实施例中，处理器模块116可被设置为低功耗模式，其具有 使处理器模块116保持复位的较低功耗。此外，因为在装置存储器 128中安全保护了处理器状态和处理器数据，所以处理器才莫块116 可具有在处理器数据和处理器寄存器中比特错误的明显4交低的可 能性。在某些实施例中，可选地实现前述^支术的子集。例如，在某些 预定条件下，仅将来自处理器^f莫块116的处理器高速緩存器的緩存 数据转储到装置存储器128，然后处理器模块116可以继续正常运 行，同时根据需要将处理器数据从装置存储器128检索到本地处理 器高速緩存器。由于处理器高速緩存器通常是比特扰乱的重要位 置，所以该:技术能有益地降^i无乱率并^f吏处理器一莫块116更加稳定 和可靠。
在图l的实施例中，因此，电子装置112可将处理器状态和处 理器数据转储、复位、随后恢复到处理器^^莫块116中。然而，根据 本发明的一个实施例，电子装置112可在前述复位之后进入暂停才莫 式直到需要附加的处理-f壬务或发生其它预定重启触发事件时。下面 结合图2~图7进一步讨论图1的电子装置112的实施和使用。现在参照图2,示出了才艮据本发明的图1处理器模块116的一 个实施例的框图。在图2的实施例中，处理器模块116可包括具有 高速緩存器A212 (a)的处理器A116 ( a )、具有高速緩存器B212 (b)的处理器B 116 (b)、以及具有高速緩存器C212 (c)的处理 器C 116 (c)。在可选实施例中，可4吏用除结合图2实施例i仑述的那些部件和 结构之外或者代替那些部件和结构的部件和结构来实现处理器模 块116。例如，在其它实施例中，处理器才莫块116可通过具有相应 高速緩存器212的期望数量的处理器116来实现。在某些实施例中， 可以仅通过具有相关高速緩存器212的单个处理器116容易地实现 处理器—莫块116。在图2的实施例中，使用三倍冗余实施来实现处理器^t块116, 其中，处理器116 (a~c)通过正好同时执行相同的程序指令以固 定不变的方式同步操作。因此，每个处理器116都可在各自的输出 路径124 (a-c)上提供相同的输出信号和其它才乘作参数。如果任 一处理器116 (a-c)的输出信号不同于另两个处理器的输出信号， 则电子装置112可停止不同的处理器，并可冲丸4亍再同步过禾呈以与另 两个处理器同步地重启纟皮停止的处理器。通常，每个处理器116 (a~c)包括在本文中称作处理器状态 的大量H字信息。此外，每个处理器116 (a~c)都可与相应的处 理器高速緩存器212(通常包括本文中称作处理器数据的数字信息)
相关。在某些实施例中，由于上面结合图1论述的抗干拔对莫式和保: 护过程，可通过标准的商业可用的处理器装置来经济地实现处理器116 (a-c)。在某些实施例中，在转储到存储器之后只有部分处理器状态被 恢复。随着处理器模块116的运行，它开始重新加载高速》爰存器。 处理器模块116可以相对较高的速度(例如，800 MHz)运行以更 快速地执行任务，使其可在更长的时间比例期间处于抗干4尤模式。 下面结合图6和图7进一步i仑述处理器才莫块116的操作。现在参照图3，示出了才艮据本发明的图1的控制器120的一个 实施例的框图。在图3的实施例中，控制器120包括但不限于抗千 扰模块310、表决(voting)模块312、以及错误才企测器316。在可 选实施例中，控制器120可容易包括除结合图3实施例论述的那些 部件之外或代替那些部件的其它部件。在图3的实施例中，控制器120可利用抗干状^莫块310来协调 某些传送功能和用于上面结合图1论述的抗干扰模式和保护过程的 其它任务。在图3的实施例中，控制器120可利用表决模块312来 分析来自上面结合图2论述的三个处理器116 (a~c)的输出信号。 然后，表决模块312可以从来自处理器模块116的三个输出信号中 确定多数(majority )信号，并可经由路径132将多数信号存储到装 置存储器128中。在图3的实施例中，控制器120可利用错误检测器316来识别 其输出信号与前述多数信号不相同的非同步处理器。当非同步处理 器的输出信号不同于另两个处理器的多数信号时，电子装置112可 停止非同步处理器，并可4丸4亍再同步过禾呈以通过来自另两个处理器 的多数信号的恢复处理器状态和处理器数据重启被终止的处理器。
下面结合图6和图7进一步讨i仑控制器120的^f吏用。现在参照图4,示出了#4居本发明的图1的装置存々者器128的 一个实施例的框图。在图4的实施例中，装置存卡者器128包括但不 限于装置软件412、抗干扰管理器416、被保护存储器420、以及纠 错(error correction)才莫块424。在可选实施例中，装置存卡者器128 可容易包括除结合图4的实施例i仑述的那些部件之外或者^替那些 部件的其它部件。在图4的实施例中，装置软件412可包括由处理器才莫块116(图 1 )执行的程序指令，以执行用于电子装置112的各种功能和操作。 装置软件412的特定本质和功能性通常#4居诸如相应电子装置112 的特定类型和特定功能性的因素而改变。在图4的实施例中，装置 软件412可包括控制和协调电子装置112的低级别功能性的操作系 统。才艮据本发明的某些实施例，如上面结合图1 i仑述的，电子装置 112可有利地利用抗干扰管理器416来协调和管理抗干状^莫式和相 应的保护过程。在图4的实施例中，可以任何有效且适当的方式来 实现被保护存储器420,以对用于电子装置112的各种类型的信息 和数据最佳地提供稳定且安全的存储。例如，可通过使用改进的"i殳 计和制造技术实现被保护存储器420，以针对来自太空辐射影响的 数据恶化和数据扰乱提供高级别的可靠性和安全性。此外，存储在^皮保护存储器420中的信息可以通过^f吏用任何有 效的技术由纠错模块424进行处理，以保证从被保护存储器420中 检索的所有数据和其它信息不被恶化且无错误。可实现纠错模块 424以执行任何期望的纠错过程，包括但不限于各种类型的Reed Solomon纠4晉过禾呈。下面结合图6和图7进一步i仑述在抗干扰冲莫式 和对应的保护过程期间被保护存储器420的使用。
现在参照图5，示出了才艮据本发明一个实施例的图1的处理器 模块116的处理任务510的框图。出于示例性的目的示出了图5的 实例，并且在可选实施例中，可使用除结合图5实施例i仑述的那些 部件和结构之外或者代7,那些部件和结构的部4牛和结构容易地实 现处理任务510。在图5的实施例中，处理任务510包括每个都具有相应优先级 514 (a)至514 (c)的一系列普通任务512 ( a )至512 ( c )。在图5的实施例中，处理任务510还包括与上面结合图l论述的抗干扰 才莫式和相应的保护过程相对应的保护任务516。在图5的实施例中， 保护任务516与最低优先级520相关，该最低优先级520被预定为 比普通任务512的其它优先级514中的任一个都^f氐的级别。在某些实施例中，处理模块116根据它们各自的优先级执行处 理任务510,其中，在较低优先级之前"l丸行较高优先级。因此，在 图5的实施例中，当已经4丸行了所有较高优先任务512 ( a )至512 (c)时，可将处理器模块116定义为空闲状态。根据本发明，处理器一莫块116可然后进入抗干扰模式，并可#1 行保护任务516，其用于执行适当保护过程以将来自处理器模块116 的处理器状态和处理器数据转储到被保护存储器420中。在某些实 施例中，仅可执行处理器状态的部分转储。现在参照图6，示出了根据本发明的一个实施例的用于实现抗 干扰才莫式的方法步骤的流程图。出于示例性的目的示出了图6的实 施例，并且在可选实施例中，本发明可容易地利用除结合图6的实 施例论述的那些步骤和顺序之外的步骤和顺序。在图6的实施例中，在步骤612中，电子装置112的处理器模 块116开始以正常处理才莫式运行。在步骤616中，处理器沖莫块116
确定是否通过利用任何适当的技术发生抗干扰;漠式触发。响应于任 何期望的事情、状态、或事件，可生成前述抗干扰模式触发。例如， 如上面结合图5i仑述的，可由进入空闲状态的处理器模块116产生 抗干扰模式触发。可选地，可在发生某些预定条件(例如，检测非 常危险的操作环境或电子装置112的高灵敏使用)时产生抗干扰才莫 式触发。此外，在某些实施例中，可通过电子装置112的系统用户 确定i也生成纟元干4尤;漠式触发。如果在步骤616中没有检测到抗干扰模式触发，则图6的处理 可返回到步-骤612以继续进4亍正常处理。然而，如果冲全测到抗干4尤 模式触发，则根据本发明，处理器^t块116可利用抗干扰管理器416 (图4)来协调抗干扰模式，在此期间，可执行保护过程以将来自 处理器4莫块116的一些或所有脆弱的处理器状态和处理器^:据临时 转储到被保护存储器420中(见图4 )。在步骤620中，抗干护G管理器416通过使用^f壬何有效的^支术确 定用于当前抗干扰才莫式的适当等待级别。例如，在某些实施例中，特定类型的抗干护W莫式触发可与预定 的相应等待级别相关。可选地，可在抗干扰模式触发时的当前条件 动态地确定等待等级。在图6的实施例中，给定的等待级别通常对应于特定抗干扰才莫 式期间期望的保护级别，其中，高等待级别提供最大保护，以及低 等待级别提供最小保护。此外，给定的等待级别还与特定抗干扰冲莫 式期间可接受的处理中断量相关，其中，高等待级别具有最大中断， 以及低等待级别具有最小中断。在图6的实施例中，如果抗干扰管理器416确定低等待级别适 于当前的4呆护过程，则在步骤624中，抗干扰管理器416协调最小
转储过程以将最少量的处理器信息从处理器模块116传送到被保护 存储器420。然后，图6的处理可返回到步骤612，其中，处理器 才莫块116可继续进4于正常处理，并且可纟艮据需要/人^皮保护存〗诸器420 中才企索被保护的处理器信息。在图6的实施例中，如果抗干4无管理器416确定中等的等待级 别适于当前的保护过程，则在步骤628中，抗干才尤管理器416协调 部分转储过程以将中等量的处理器信息从处理器模块116传送到被 保护存储器420。然后，图6的处理可返回到步骤612，其中，处 理器模块116可继续进行正常处理，并且可根据需要从被保护存储 器420中检索出^f皮保护的处理器信息。在图6的实施例中，如果抗干"t尤管理器416确定高等;f寺级别适 于当前的保护过程，则在步骤632中，抗干扰管理器416协调全部 保护过程以将所有处理器信息从处理器模块116中传送到被保护存 储器420。下面结合图7进一步论述用于^丸行全部^f呆护过程的一个 实施例。在完全保护过程之后，图6的处理然后可返回到步骤612， 其中，处理器才莫块116可以以正常处理才莫式恢复处理。至少出于上 述原因，本发明因此提供了 一种用于有效实现电子装置中抗干扰模 式的改进系统方法。现在参照图7,示出了根据本发明一个实施例的用于执行完整 保护过程的方法步骤的流程图。结合图77>开的处理和4支术对应于 用于冲丸行上面参考图6实施例的步骤632的全部^f呆护过程的一个实 施例。出于示例性的目的示出了图7的实例，在可选实施例中，本 发明可容易地利用除结合图7实施例论述的那些步骤和顺序之外的 步骤和顺序。在图7的实施例中，在步-骤712中，抗干4尤管理器416协调全 部转^f诸过程以将所有处理器状态和处理器数据^人处理器纟莫块116传
送到被保护存储器420。然后，在步骤716中，电子装置112复位 处理器模块116的处理器。然后，在步骤720中，根据本发明，处 理器才莫块116可进入暂停才莫式，在此期间不执4于处理任务，并且所 有被保护的处理器信息(处理器状态和处理器凄t据)安全地保存在 被保护存储器420中。在某些实施例中，处理器才莫块116可在抗干 扰模式期间断电以节约电能，并在请求附加处理时上电。在步骤724中，抗干4尤管理器416通过利用^f壬何有效的装置来 确定是否已发生重启触发事件。可响应于任何期望的事情、状态、 或事件生成前述重启触发事件。例如，如上面结合图5i仑述的，因 为一个或多个新的未才丸4亍的4壬务需要处理，所以当处理器才莫块116 保持空闲状态时可产生重启触发事件。可选地，在某些预定条件不 再存在时可产生重启触发事件。此外，在某些实施例中，可由电子 装置112的系统用户确定i也生成重启触发事件。在步骤724中，如果抗干扰管理器416未检测到重启触发事件， 则图7的处理可保持步骤720的暂停模式。然而，如果抗干扰管理 器416一企测到重启触发事件，则在步骤728中，抗干护G管理器416 可协调处理器恢复过程，在此期间，；陂保护的处理器信息(例如， 处理器状态和处理器凄t据)/人#^呆护处理器420恢复到用于恢复正 常处理功能的处理器才莫块116。然后，可以结束图7的完全^f呆护过 程。上面参照特定实施例说明了本发明。在本公开的启示下，其他 实施例对本领域的技术人员来说是显而易见的。例如，可使用除上 述实施例中描述的结构和才支术之外的结构和4支术容易i也实现本发 明。另外，本发明可有效地与除上述系统之外的系统结合使用。因 此，本发明目的在于覆盖上述实施例的这些和其他变更例，其仅由 所附权利要求限定。
权利要求
1.一种用于在电子装置中实现抗干扰模式的系统，包括处理器模块，执行所述电子装置的处理任务，所述处理器模块包括用于执行所述处理任务的处理器信息；被保护存储器，连接至所述电子装置，用于以比如果存储在所述处理器模块中更安全的方式存储电子信息；以及抗干扰管理器，执行一个或多个保护过程，以响应于抗干扰模式触发事件将所述处理器信息的至少一部分存储在所述被保护存储器中。
2. 根据权利要求1所述的系统，其中，在要求最佳的性能可靠性 特性的太空操作环境中执行所述电子装置。
3. 根据权利要求1所述的系统，其中，所述处理器信息对于来自 周围太空辐射的单一事件扰乱是脆弱的，只要没有将所述处理 器信息存储在所述被保护存储器中，所述单一事件扰乱就会破 坏所述处理器信息中的一个或多个lt字比特。
4. 根据权利要求1所述的系统，其中，所述处理器信息包括处理 器状态、处理器数据、和装置数据，用于执行所述处理任务和 用于所述电子装置的相关装置功能。
5. 根据权利要求1所述的系统，其中，所述被保护存储器被设计 并制造为提供用于存储所述处理器信息的增强的可靠性，所述 被保护存储器通过纠错模块进行操作，以确保所述处理器信息 在从所述被保护存储器中检索时具有较低的错误可能性。
6. 才艮据权利要求1所述的系统，其中，所述处理器^^莫块向控制器 提供所述处理器信息，所述控制器在所述抗干扰模式的所述一 个或多个保护过程期间将所述处理器信息传送至所述被保护 存储器。
7. 根据权利要求1所述的系统，其中，通过所述处理器模块的空 闲状态生成所述抗干扰^t式触发事件，在此期间，所述处理器 模块已执行了所述处理器任务的所有当前实例。
8. 4艮据权利要求1所述的系统，其中，只要当前寺丸行了所有所述 处理任务，所述抗干4尤管理器就4全测用于才丸4亍所述一个或多个 保护过程的所述处理器才莫块的空闲状态，通过将所述处理任务 中任意未执行的一个任务的较高优先级与保护任务的最低优 先级进行比较，所述抗干扰管理器检测所述处理器模块的所述 空闲状态。
9. 根据权利要求1所述的系统，其中，通过检测所述电子装置的 预定危险操作条件的至少一个发生来生成所述抗干扰模式触 发。
10. 根据权利要求1所述的系统，其中，所述处理器模块包括精确 同步操作以提供各自的处理器输出信号的多个冗余处理器装置，通过表决模块比较所述各自的处理器输出信号以生成多数 输出信号，所述电子装置包括错误检测模块，只要所述各自的 处理器输出信号中的任意一个不同于所述多凄t输出信号，所述 错误检测模块就开始对所述冗余处理器装置的再同步过程。
11. 根据权利要求1所述的系统，其中，所述抗干扰模块确定所述 抗干扰模式的等待级别，所述等待级别对应于在所述抗干扰才莫 式期间期望的保护级别，所述等4寺级别还对应于在所述抗干护C 才莫式期间可接受的处理中断量。
12. 根据权利要求11所述的系统，其中，所述抗干扰模块选择低 等待级别以仅将最少量的所述处理器信息存储到所述被保护 存^f诸器中，所述处理器纟莫块继续4丸4于所述处理任务，所述处理 器模块根据需要从所述被保护存储器中检索所述最少量的所 述处理器信息。
13. 4艮据4又利要求12所述的系统，其中，所述最少量的所述处理 器信息包括来自所述处理器才莫块的处理器高速緩存器的处理器数据。
14. 根据权利要求11所述的系统，其中，所述抗干扰模块选4奪中 等的等待级别以将中等量的所述处理器信息存储到所述被保 护存储器中，所述处理器才莫块继续^M亍所述处理任务，所述处 理器模块根据需要从所述被保护存储器中检索所述中等量的 所述处理器信息。
15. 根据权利要求11所述的系统，其中，所述抗干扰模块选择用 于所述抗干扰模式的高等待级别，所述抗干扰才莫块然后响应地 协调用于所有所述处理器信息的完全保护过程。
16. 根据权利要求1所述的系统，其中，所述抗干扰管理器响应于 所述抗干扰模式触发事件执行将所有所述处理器信息完全转 储到所述被保护存储器，所述电子装置然后将所述处理器模块 置于复位状态。
17. 根据权利要求16所述的系统，其中，所述电子装置将所述处 理器模块保持为暂停模式，在此期间，所述处理器信息被安全 地存储在所述被保护存储器中。
18. 根据权利要求17所述的系统，其中，所述抗干扰模块检测用 于终止所述处理器才莫块的所述抗干扰才莫式的重启触发事件，通 过检测所述处理任务的新的未执行的一个任务来生成所述重 启触发事件，所述处理器模块由此不再处于空闲状态，所述被 保护存储器将所述处理器信息恢复到用于恢复正常处理模式 以冲丸4亍所述处理一f壬务的所述处理器才莫块中。
19. 根据权利要求1所述的系统，其中，所述处理器模块在所述抗 干扰模式触发事件之后断电，所述处理器模块在请求附加的处 理4壬务时上电。
20. —种用于在电子装置中实现抗干扰模式的方法，包括执行具有处理器模块的所述电子装置的处理任务，所述 处理器模块包括用于执行所述处理任务的处理器信息；提供连接至所述电子装置的被保护存储器，从而以比如 果存储在所述处理器模块中更安全的方式存储电子信息；以及通过抗干扰管理器执行一个或多个保护过程，以响应于 抗干扰模式触发事件将所迷处理器信息的至少一部分存储在 所述被保护存储器中。
全文摘要
一种用于在电子装置中有效实现抗干扰模式的系统和方法，包括用于执行电子装置的处理任务的处理器模块。处理器模块包括用于执行处理任务的处理器信息，例如，处理器状态和处理器数据。电子装置还包括用于以最佳安全方式存储电子信息的被保护存储器。然后，抗干扰管理器可响应于抗干扰模式触发事件(例如进入空闲状态的处理器模块)执行保护过程以将脆弱处理器信息的至少一部分存储在被保护存储器中。
文档编号G06F13/14GK101120327SQ200680004877
公开日2008年2月6日 申请日期2006年2月14日 优先权日2005年2月15日
发明者罗伯特·A·希尔曼 申请人:麦斯韦尔技术股份有限公司