专利名称：：微处理器以及用于寄存器在其中进行寻址的方法
技术领域：
：本发明涉及一种微处理器体系结构而且，尤其涉及，一种用于在该微处理器中寄存器寻址的机制。本发明适用于，但不限于，用于支持绝对和相对寄存器寻址的机制。
背景技术：
：微处理器(有时缩写为pP)是一种在单个半导体集成电路(ic)上带有小型化晶体管的数字电子元件。一个或多个微处理器通常在计算机系统中或，更近一些，在手提式通信或计算设备中充当中央处理单元(CPU)。微处理器被广泛地与数据寄存器和存储元件一起使用，以使得在微处理器上运行的程序代码以访问在其中包含的数据。为了访问包含在寄存器或存储元件内的数据，每个寄存器/元件被分配唯一的地址。在微处理器体系结构中用于寻址数据元素的最重要的应用之一是处理循环中的数据的列表或阵列，其中该循环的每个传递使用不同的存储数据集。这种循环的好处是程序代码的相同分段，也就是在该循环内的代码，可用于处理不同的数据集。在微处理器体系结构中的数据操作数或者被包含在一个或多个微处理器寄存器中，或者被包含在可以由该微处理器访问的存储器中。大部分的微处理器具有带有自动递增和/或递减功能的间接寻址的变量。然而，该微处理器通常还具有带有无变化的间接地址的变量。当然，在循环中对数据的阵列的处理最有用的就是自动递增/递减模式。间接寻址意思是，数据操作数地址被包含在处理器的寄存器中，该寄存器通常被称作地址或指针寄存器。然而，众所周知为了访问中央处理单元的(CPU)内部寄存器，必须指定绝对识别(比方说，以一个或多个寄存器号码，名字等的形式)。这样的绝对识别被包含在指令字中。由于绝对寻址，在多个数据对象上执行相同运算的程序部分不能被当做程序循环来执行。循环需要被展开，这导致需要较高的指令存储空间。展开循环意思是对于该循环的每次重复复制(拷贝)该循环的内码。在微处理器体系结构中，其中只有绝对寄存器寻址是可用的，不可能执行在循环的每个传递中访问不同的寄存器的程序循环。此外，如果不同的数据集没有包含在存储器中，而是包含在处理器的寄存器中，那么不能使用该循环概念，因为大部分的微处理器体系结构不使用间接寻址能力用于他们的"内部"寄存器。特别地，现代精简指令集代码(RISC)处理器和数字信号处理器(DSP)具有通用寄存器的大阵列。许多算法能够受益于利用循环的方式处理在处理器的寄存器中的操作数的列表或阵列的能力。然而，由于只有绝对寄存器寻址，对于每个操作数集，必须复制代码段，其导致较差的代码密度和更复杂的软件开发。一种可能的解决方案是为处理器的内部寄存器增加间接寻址，如同利用存储器操作数一样。然而，这将需要在主要寄存器列表或阵列中指向通用寄存器的地址/指针寄存器。此外，这些附加地址/指针寄存器将总是使得处理器的程序设计模型和工具复杂化。因此，需要一种改善的微处理器体系结构和在其中寻址的方法。
发明内容根据本发明的各个方面，提供了一种微处理器体系结构，集成电路及在其中用于寄存器寻址的方法，如在所属的权利要求中所定义的。现在，本发明的示例的实施方式将参照附图仅以示例的方式来说明，其中图1示出根据本发明实施方式的指示用于微处理器的相对寄存器寻址的流程图2示出根据本发明实施方式的用于微处理器的相对寄存器寻址的初始化指令的流程图3示出根据本发明实施方式的支持相对寄存器寻址的微处理器体系结构和关联的寄存器的方框图；以及图4示出根据本发明实施方式的支持相对寄存器寻址的示例代码。具体实施例方式在本发明的实施方式中，微处理器体系结构包括可操作地与多个寄存器耦合的微处理器。微处理器执行指令，其中每个指令可以读取至少一个源操作数和/或生成至少一个目的数据操作数。微处理器确定数据操作数类，其注释指令具有多个数据操作数。在每个指令内，操作码字包括一个或多个位字段，例如在寄存器说明符(RSPEC)中使用的n位代码，其带有使用绝对还是相对寻址的指示。在本发明的一个实施方式中，操作码字可以包含寄存器说明符(RSPEC)，其可以指定关于被访问的最后地址在寄存器阵列内的寄存器地址。特别地，寄存器说明符可以指定用于操作数的特定类的关于被访问的最后地址的地址。在本发明的一个实施方式中，指定相对于被访问的最后地址的地址可以包含回绕到寄存器阵列中的第一地址或最后地址。在一个实施方式中，支持在微处理器内相对寻址的上述机制的使用可以准许单个循环代码序列操作在多个寄存器中的数据。这表明循环可能不需要被"展开"，从而节省代码空间。在一个实施方式中，上述的相对寻址可以提供比绝对寻址更有利的方式，好处在于处理寄存器操作数的列表/阵列的循环的使用可以改善代码密度。在一个实施方式中，支持在微处理器内相对寻址的上述机制可以使能通过增加分支，因为分支可以被"预测"，保持线路充满和避免性能损失来实现的精简代码。在一个实施方式中，支持在微处理器内相对寻址的上述机制可以容易地由软件程序员实现。因此，如果能够在连续的寄存器中的多个数据上执行相同代码序列，那么可以获得代码长度减少。因此，支持在微处理器内相对寻址的上述机制可以在数字信号处理和，特别是，图像处理中发现特定的应用，其中下一组寄存器的重命名是有利的，该重命名允许相同代码序列在不同的寄存器上运行。本质上，花费大量时间运行循环和操作数阵列的用于这类应用的软件是足够小的，能够装入处理器寄存器文件中。在本发明的一个实施方式中，数据操作数的类可以包括下列中的一个或多个源-1，源-2，目的。在本发明的一个实施方式中，集成电路包括上述微处理器体系结构。在本发明的一个实施方式中，描述了用于在微处理器体系结构中寄存器寻址的方法，该微处理器体系结构包括可操作地与多个寄存器耦合的微处理器。本方法包括执行指令，其中每个指令读取至少一个源操作数并且生成至少一个目的操作数并且确定操作数的类。本方法还包括在每个指令内识别包括一个或多个位字段，例如在寄存器说明符(RSPEC)中使用的n位代码，的操作码字，其带有在访问多个寄存器中的一个寄存器时使用绝对还是相对寻址的指示。可以想到在此描述的发明构思可以在具有寄存器阵列的任何类型的微处理器里实现。根据本发明的实施方式的微处理器体系结构有利地使用更小的代码存储。因此，使用本发明的构思特别是在将软件代码存储在芯片内资源诸如快闪或随机存取存储器(RAM)中的应用具有明显的好处。本发明的实施方式适用于任何微处理器体系结构，例如数字信号处理器(DSP)或单指令，多数据(SIMD)处理器。在本发明的一个实施方式中，使用每个操作数类只一个相对寻址状态寄存器(RASR)。对用户寄存器的阵列实现相对寻址。RASR寄存器是支持寄存器，在程序设计模型中不可见。配置微处理器以识别在操作码字段，优选地RSPEC字段，中的一个或多个位指示寄存器地址/号码(RADDR)的时候使用绝对寻址。或者，配置微处理器以识别在操作码字段，优选地RSPEC字段，中一个或多个位指示更新RASR的函数Fupd的时候使用相对寻址。在本发明的上下文中，相对寻址包括相对于用于相同操作数类的最近使用的地址生成(例如源-l，源-2，目的，...)数据操作数地址的情况。现在参照图l，流程图100说明根据本发明的实施方式在微处理器中使用的相对寄存器寻址的过程的流程图。图l说明一个指令的过程，其中对当前指令的每个操作数类执行循环。虽然以逻辑的形式说明图1，实际上所有运算以并行方式执行。微处理器执行指令并且每个指令读取源操作数并且生成目的操作数。众所周知微处理器的指令执行在数据操作数上的运算。数据操作数可以是源操作数，例如到运算的输入，或目的操作数，例如运算的输出。在本发明的一个实施方式中，微处理器被安排以确定接收的操作数的类，例如操作数的源-1，源-2或目的类中的一个，如步骤110所示。微处理器确定数据操作数类，其注释指令具有多个操作数。在每个指令内，操作码字包括一个或多个位字段，例如在寄存器说明符(RSPEC)中使用的n位代码，其带有使用绝对还是相对寻址的指示，如步骤115所示。在本发明的一个实施方式中，操作码字可以包含寄存器说明符(RSPEC)，其可以指定相对于被访问的最后地址的地址。特别地，寄存器说明符可以指定用于操作数的特定类的相对于被访问的最后地址的地址。在本发明的一个实施方式中，指定相对于被访问的最后地址的地址可以包含回绕到寄存器阵列中的第一地址或最后地址。例如，一个指令可以是在寄存器R0和R1中加值并且将结果放置在寄存器R2中。这个指令具有两个源操作数，即R0和R1中的值；和一个目的操作数，也就是写入R2的值。数据操作数被包含在微处理器内部寄存器中或者被包含在微处理器外的存储器/寄存器中。操作数的每个类(OCLASS)设置一个寄存器说明符(RSPEC)，并且操作数的这个类包括操作码字内的字段或位字段，该操作码字规定使用绝对寻址还是相对寻址。每个指令只有一个操作码字，例如16位码字或32位码字。"RADDR"是识别到寄存器阵列的索引的参数，其一定不是实现中的物理寄存器。"RASR"是物理寄存器(每类一个)。绝对寻址和相对寻址的主要差异可以被认为有如下方面绝对寻址在步骤125中"RADDR"是由"RSPEC"直接确定的，不需要看"RASR"。另外在步骤120中"RASR"被分配相同值"RADDR"。明显地，这不是用于当前指令，它用于后继指令，其可能使用相对寻址。因此，对于这个操作数类，确定哪一个寄存器最后被最后访问是重要的。这阐明为什么并不总是需要初始化指令(下面在图2中示出)。每次绝对寻址被用于操作数类，利用绝对寄存器号码"RADDR"更新那个类的状态寄存器"RASR"。如果在"RASR"中的当前状态，对于其中应该使用相对寻址的类(例如在循环中)，不是寄存器阵列中想要的开始-索引，那么只需要单独的初始化指令。相对寻址如步骤135所示，"RADDR"是由"RASR"的内容确定的。因此，它与之前的这个类的"RADDR"有关。另外，如步骤130所述，"RSPEC"指定用于"RASR"的更新函数。这个函数可以在"RADDR"被确定之前(如示例中所述)或者在"RADDR"已经被确定之后来执行。表1说明对于指令需要的每个类如何生成寄存器索引(地址/号码)的每个指令的过程。表1:<table>tableseeoriginaldocumentpage12</column></row><table>现在参考图2，流程图200示出根据本发明实施方式的用于微处理器的相对寄存器寻址的初始化指令。微处理器执行指令并且每个指令读取源操作数并且生成目的数据操作数。然后，确定数据操作数的类是否为，例如，以下的其中一个操作数的源-1，源-2或目的类中的一个，如步骤210所示。然后，如步骤215中，对于在步骤210中的这些数据操作数确定指令字(操作码)中寄存器说明符(RSPEC)。每个操作数的类设置一个RSPEC，并且经由操作码字，数据操作数类指示使用绝对寻址还是相对寻址。实际上，图2示出相当于图1的一种方法，但是其中一个或多个状态寄存器RASR被初始化并且操作数实际上没有被访问和使用。实际上，下表2示出对于指令需要的每个操作数类如何生成寄存器索引(地址/号码)的每个指令的过程。表2OCLASS操作数类，在示例中的三个类l.源-l，2.源-2，3.目的RSPEC[]寄存器说明符=在指令字中的位字段(操作码)，每个OCLASS—个RSPECRASR[]相对寻址状态寄存器处理器具有每个OCLASS—个RASRFupdRASR[]更新函数，例如RASR[OCLASS]=RASR[OCLASS]+lRASR[OCLASS]=RASR[OCLASS]-lRASR[OCLASS]无变化图3示出根据本发明实施方式的支持相对寄存器寻址的微处理器体系结构300和关联的寄存器的方框图。图像处理引擎(IMPE)处理器305包括更新(U)寄存器325的阵列(U0-U7)，数据地址(DA)寄存器330的阵列(DAO-DA7)和矢量寄存器(V0-VB)335的阵列。IMPE处理器305被可操作地耦合到指令存储器310，第一数据存储器(0)315和第二数据存储器(1)320。在本发明的一个实施方式中，单指令多数据数字信号处理器(SIMD-DSP)305用于像素等级图像处理。SIMD-DSP305包括12x80位矢量寄存器V0到VB，8x16位数据地址寄存器DAO到DA7,和8x8位(自动)更新寄存器U0到U7。SIMD-DSP305使用双64位数据总线(双存储器源数据操作数)。根据本发明的实施方式，对十二矢量寄存器V0到VB实现相对寄存器寻址。因此，经由以4位寄存器说明符(RSPEC)的形式的操作码字，操作数的类确定绝对寄存器VO到VB，或指示例如，相同矢量(VS相同)，下一个矢量(VN下一个)或前一个矢量(VP)的相对寄存器地址。13图4示出根据本发明实施方式的支持相对寄存器寻址的示例代码400。示例代码基于具有4x乘积的和(1=0到7)计算的过滤器，只利用六个指令，存储器中的源操作数和寄存器V0到V3中的结果。代码包括带有计数"4"的循环初始化代码405，相乘和累加代码410，和重复下一个指令415，重复六次。如果非零，还有递减循环计数器"0"和到"循环"的跳转指令420。第一源地址(0)和第二源地址(1)包括间接寄存器寻址，字节矢量(操作数格式)和自动更新代码。结合在访问后的数据源类型(DA*)的自动更新，使用字节矢量"BV"操作数格式执行间接寄存器寻址425。在图4中，仅VB是绝对地址，其中它初始化目的寄存器类，对于该目的寄存器类，然后在循环中使用相对寻址。绝对寄存器寻址设置默认寄存器(VS)用于源和目的操作数的下一个指令。用于源0/l的VS是占位符(placeholder)，g卩，在该初始化指令中它指定的源O，1。在后面的循环中，间接存储器寻址用于源0/1，并且同样地，初始化值不再是相关的。在状态寄存器(RASR)没有变化时，用相同的Vs，由此提供更好的(更低的)功率消耗。因此，图4中的示例示出在没有釆用在此描述的本发明构思的情况下，过滤器不能够被写成循环。循环的四个传递生成寄存器VO，VI，V2和V3中的各个结果。循环初始化指令将目的寄存器设置到VB,使得通过第一VN(下一个)寻址，实际上使用VO(即，从最后地址向后回绕)。在循环初始化指令中，将源-0/源-l寄存器设置为Vs(相同)。本领域技术人员能够理解该特征不是关键的，因为对于存储器中的两个源操作数，实际的计算指令(三个"MAC"指令)全部使用间接存储器寻址，其中相对寻址是不相关的。汇编程序操作数字段具有三个操作数规范格式源0:源h目的。首先，让我们考虑第一"MAC"的源0:(DA2,BT,U7)。括号意思是操作数是在存储器中的(间接寻址)。DA2是指针(间接地址)并且BT是操作数类型(如本领域技术人员所理解的，它不是这里所述的操作数类)。因此，示例处理器支持四种类型BT(字节)，WD(字)，BV(字节矢量=4字节)和WV(字矢量=四个16位字)。在图4的示例中，U7指定更新寄存器。有利地，这是比在数字信号处理(DSP)中所使用的已知的自动递增/递减方案更灵活的方案。因此，在存储器访问之后，使用在DA2中的地址，将U7加入到DA2，其中U7可以是正或负数。根据本发明的实施方式，CPU内部寄存器的相对寻址被用在程序代码循环中，该程序代码循环在每个循环传递中转换到不同的寄存器。特别地，在指令字中的寄存器选择字段包括用于绝对和相对寻址的代码。使用指令字执行用于特定目的操作数430的相对寻址430，其中指令字包含，比如说，在循环期间的每一个转换中用于下一个寄存器(VN)，前一个寄存器或者相同默认的寄存器(VS)的代码。在这一方面，在多个数据上执行相同运算的程序或者部分程序可以作为循环来执行，其中所述多个数据存储在多个CPU内部寄存器中。有利地，这减少了指令存储器空间要求。在使用芯片内指令存储器的嵌入式程序中，费用节省特别明显。因此，有利地，CPU能够接收指令，该指令可以通过确认与先前时间用于相同的操作数类(源l，源2，目的，...)的寄存器相关的寄存器的地址(在序列中的"下一个"，在序列中的"前一个"或者"相同")来寻址寄存器。根据本发明的实施方式，将一个或多个保留的代码分配给指定寄存器号码的操作码字段以支持相对寄存器寻址。例如，如果CPU具有十三个寄存器，那么在操作码中的4位寄存器说明字段(specificationfield)将支持三个代码加上十三个寄存器(4位=16代码)。这些三个代码然后用于相对寄存器规定，代码，代码"l"指示相同寄存器，代码"2"指示序列中的下一个寄存器；并且代码"3"指示序列中的前一个寄存器。以这种方式，对于每一个寄存器数据操作数，现在指令既能够使用绝对寻址(R0，...，R12)又能够使用相对寻址(Rsame，Rnext，Rprevious)规定。在本发明的一个实施方式中，相对于操作数的相同类，应用相对寻址，例如，用于使用源-1，源-2或目的的3操作数指令。在这个方面，Rnext可以被用于指定序列中的下一个寄存器。例如，如果指令使用R2作为源-l寄存器，并且具有源-l操作数的下一个指令指定Rnext用于源-1，则R3将被使用。在本发明的一个实施方式中，在已经达到最后(最高)寄存器号码的时候(例如，在上面的示例中的R12)，Rnext(或者Rprevious)可以被安排以循环回到第一地址(例如，在上面的示例中的RO)。相似地，如果相对寻址正在减少到第一地址(例如，上面示例中的R0)，那么Rnext(或Rprevious)可以被安排以循环回到最后地址(例如，上面示例中的R12)。在本发明的一个实施方式中，可以使用一个或多个上述类型的相对寄存器说明符(相同，下一个，前一个)。本领域技术人员应该理解在本发明的一个实施方式中，可以使用一个或多个附加的说明符，例如nextnext(n+2)或类似地。在本发明的一个实施方式中，可以在使用寄存器之前或者之后配16置微处理器以更新寄存器号码。例如，图l示出"在之前更新"的情况。在本发明的一个实施方式中，更新函数可以在步骤130中设置，使用下面的操作RASR[OCLASS]=Fupd(RSPEC[OCLASS])该使用(寄存器访问)可以在步骤140中设置，利用下面的操作AccessRegister[RADDR]可以设想在其他实施方式中，可以以相反的顺序执行步骤130和140，仅仅所使用的初始化值不同，例如，如果循环在第一轮(firstpass)以RO开始，那么对于"在之前更新"的操作，初始值是R12(例如，前述示例的最后寄存器)，从而，对于首次使用，第一Rnext操作将号码回绕到RO。在"使用后更新"的情况中，初始值应该是RO。可以理解的是，如上所述，改进的微处理器体系结构和用于在其中寻址的方法目的在于提供至少一个或多个以下的好处(i)前述的相对寻址机制的使用允许单个循环代码序列在多个存储器中操作数据。这意味着循环不需要被"展开"，由此节省代码空间。(ii)前述的相对寻址机制在应用到微处理寄存器时提供了比绝对寻址更有利的方式，好处在于处理寄存器操作数的列表/阵列的循环的使用改进了代码密度。(iii)本发明的发明构思在数字信号处理，特别是图像处理中有特别的应用，其中允许相同代码序列运行在不同寄存器上的下一组寄存器的重命名是有利的。(iv)本发明的构想易于由软件程序员实现。可以理解的是可以使用在不同功能单元之间的功能的任何合适的分布，而不损害在此描述的本发明的构想。因此，对特定功能设备或元件的参考仅被认为是用于提供所描述的功能的合适装置的参考，而不指示严格的逻辑或物理的结构或组织。而且，微处理器体系结构中的不同的组件可以被实现为分离的或者整合的组件形式，因此，最终结构仅是专用选择。本发明的各个方面可以以合适的形式实现，包括硬件，软件，固件或者他们的任何组合。本发明的实施方式的元件和组件可以以任何合适的方式在物理上，功能上和逻辑上实现。其实，功能可以在单一单元或者IC上，在多个单元或者多个IC上或者作为其他功能单元的一部分来实现。特别地，可以构想前述的发明构思可以由半导体制造商应用到任何具有寄存器阵列的微处理器体系结构中。进一步构想，例如，半导体制造商可以采用本发明的构思设计独立的设备或者专用集成电路(ASIC)和/或任何其他的子系统元件。尽管已经结合一些实施方式描述了本发明，并不旨在限制为在此提出的特定形式。而是，本发明的范围仅由所属的权利要求来限定。另外，尽管特征可以看上去与特定实施方式相关，但本领域技术人员可以意识到上述实施方式的各种特征可以根据本发明被组合。在权利要求中，术语"包括"不排除其他原件或步骤的存在。而且，尽管在不同的权利要求中可以包括各个特征，这些特征可以有利地组合，并且在不同权利要求中所包括的不意味着这些特征的组合不是可行的和/或有利地。而且，在权利要求的一个类别中的特征的包括不意味着对该类别的限制，而是指示，如果合适，特征对于其他权利要求类别是同样适用的。而且，权利要求中特征的顺序也不意味着特征必须按照特定的顺序来执行并且特别地，在方法权利要求中的各个步骤的顺序也不意味着必须按照这个顺序执行这些步骤。而是，这些步骤可以按照合适的顺序来执行。另外，单数的引用并不排除复数。因此，引用"一个"，"第一"，"第二"等不排除多个。因此，已经在此描述了改进的微处理器体系结构和用于在其中寻址的方法，其中前述的现有技术的缺点已经在实质上被消除。权利要求1.一种微处理器体系结构(300)包括微处理器(305)，其被可操作地耦合到多个寄存器(335)并且被安排以执行至少一个指令，所述指令使用或生成至少一个数据操作数，其中所述微处理器体系结构(300)特征在于所述微处理器(305)被安排以确定操作数的类(110)并且所述数据操作数包括一个或多个位字段，指示相对寻址还是绝对寻址被用于访问寄存器。2.根据权利要求l所述的微处理器体系结构(300)，其特征还在于，所述一个或多个位字段包括用作寄存器说明符(RSPEC)的n位代码。3.根据权利要求2所述的微处理器体系结构(300)，其特征还在于，保留所述寄存器说明符的所述一个或多个代码以支持相对寄存器寻址。4.根据权利要求2或3所述的微处理器体系结构(300)，其特征还在于，所述寄存器说明符指定寄存器阵列中相对于被访问的最后地址的地址。5.根据权利要求4所述的微处理器体系结构(300)，其特征还在于，所述寄存器说明符指定用于操作数的类的相对于被访问的最后地址的地址。6.根据权利要求4或5所述的微处理器体系结构(300)，其中指定相对于被访问的最后地址的地址包括将地址回绕到所述寄存器阵列中的第一地址或者最后地址。7.根据前述权利要求中的任一个所述的微处理器体系结构(300)，其特征还在于，操作数的所述类包括以下的一个或多个源-1，源-2，目的。8.—种集成电路，包括根据前述任何权利要求所述的微处理器体系结构。9.一种用于在微处理器体系结构(300)中寄存器寻址(IOO,200)的方法，其中所述微处理器体系结构(300)包括与多个寄存器(335)可操作地耦合的微处理器(305)，所述方法包括执行至少一个指令，所述至少一个指令使用或生成至少一个数据操作数；其中，所述方法特征在于确定数据操作数的类(110);以及在每个指令中识别(115)包括一个或多个位字段的操作码字，所述操作码字指示相对寻址还是绝对寻址被用于访问所述多个寄存器中的寄存器。10.根据权利要求9所述的用于寄存器寻址(100，200)的方法，其特征还在于，一个或多个位字段包括用作寄存器说明符(RSPEC)的n位代码。11.根据权利要求9或10所述的用于寄存器寻址(100，200)的方法，其特征还在于，在所述指令字中的存储器说明符中保留一个或多个代码以支持相对寄存器寻址。12.根据权利要求10或11所述的用于寄存器寻址(100，200)的方法，其特征还在于，所述寄存器说明符指定寄存器阵列中的相对于被访问的最后地址的地址。13.根据权利要求12所述的用于寄存器寻址(100，200)的方法，其特征还在于，所述寄存器说明符指定用于操作数的所述类的相对于被访问的最后地址的地址。14.根据权利要求12或13所述的用于寄存器寻址(100，200)的方法，其中，指定相对于被访问的最后地址的地址包括将地址回绕到寄存器阵列中的第一地址或最后地址。15.根据前述权利要求9到14中的任一个所述的用于寄存器寻址(100，200)的方法，其特征还在于，操作数的所述类包括以下的一个或多个源-1，源-2，目的。全文摘要一种微处理器体系结构(300)包括微处理器(305)，其被可操作地耦合到多个寄存器(335)并且被安排以执行至少一个指令的。所述微处理器(305)被安排以确定数据操作数的类(110)。所述至少一个指令包括寄存器说明符中的一个或多个代码，所述寄存器说明符指示相对寻址还是绝对寻址被用于访问寄存器。以这种方式，在单个指令字中支持绝对和相对寄存器寻址。文档编号G06F9/34GK101484875SQ200680055314公开日2009年7月15日申请日期2006年7月11日优先权日2006年7月11日发明者马丁·劳比赫申请人:飞思卡尔半导体公司