专利名称：一种总线访问冲突的检测方法和系统的制作方法
技术领域：
本发明涉及总线访问技术，特别涉及一种总线访问冲突的检测方法和系统。
背景技术：
片上系统(SoC)是产生于20世纪90年代的一个概念，随着时间的不断 推移和SoC技术的不断完善，SoC的定义也在不断地更新。从应用开发的角度 来看，SoC的主要含义是在单个芯片上集成微电子应用产品所需的所有功能系统。很多情况下，SoC芯片本身都会设置有一个中央处理单元(CPU)，用于通 过内部总线调度SoC芯片上的各个模块。对于这类SoC芯片来说，如果还同时 作为其它芯片的从芯片，那么，它还需要从主芯片上接收命令和数据，并向主 芯片返回数据处理结果。具体来说，SoC芯片通过自身的总线接口单元(BIU) 实现与主芯片的信息交互。通常情况下，主芯片对从芯片的访问可以有两种方 式register (寄存器)访问和memory (存储器)访问。其中，register访问方 式中，主芯片通过BIU告知从芯片要访问的地址以及是要进行读操作还是写操 作；memory访问方式中，主芯片通过BIU告知从芯片要访问的起始地址、要 访问的memory大小以及是要进行读操作还是写操作。上述情况下，因为CPU和BIU同时工作，所以难免会出现内部总线与外 部总线的访问冲突问题，从而影响整个系统的正常工作。所以，需要对SoC芯 片的内部总线访问以及外部总线访问进行合理地调度。但是，要实现对内部总线以及外部总线的合理调度，需要事先知道什么情 况下会发生内部和外部总线的访问冲突，而且，这种可能发生访问沖突的情况 应该尽可能地覆盖到各种小概率事件，即测试到各种角落情况(corner case )。 在了解了这一点的基础上，才能进行有针对性地调度。可是，现有技术中却还 没有一种能够有效地检测出什么情况下会出现内部总线和外部总线访问冲突的 方法。发明内容有鉴于此，本发明实施例的主要目的在于提供一种总线访问沖突的检测 方法，能够检测出出现内部总线和外部总线访问沖突的各种情况。 在本发明的总线访问冲突的检测方法中，包括主芯片随机生成访问参数，根据所述访问参数通过外部总线对从芯片进 行访问，并将访问结果发送给记录设备；同时，所述从芯片随机运行自身内部模块，产生内部总线访问，并将访 问结果发送给所述记录设备；所述记录设备根据接收自所述主芯片和/或从芯片的访问结果获知发生 总线访问冲突的情况。所述主芯片随机生成访问参数的方法为所述主芯片随机生成一个用于标识所要进行的访问类型的访问类型参数；所述主芯片根据所述访问类型参数判断将要进行的访问类型，并根据判 断结果随机生成对应访问类型的地址参数；所述主芯片随机生成一个用于标识所要进行的操作为读操作还是写操 作的操作类型参数。所述访问类型包括寄存器访问和存储器访问；所述主芯片根据判断结果随机生成对应访问类型的地址参数的方法为 若所述访问类型为寄存器访问，则所述主芯片随机生成访问地址参数；若所述访问类型为存储器访问，则所述主芯片随机生成访问起始地址参数以及访问空间参数。
所述主芯片根据判断结果随机生成对应访问类型的地址参数的方法为 所述主芯片根据判断结果，随机生成取值在所述从芯片的实际地址范围 内的对应访问类型的地址参数。所述主芯片根据所述访问参数通过外部总线对从芯片进行访问的方法为所述主芯片通过外部总线将所述访问参数发送至位于所述从芯片上的 总线接口单元BIU,通过所述BIU对所述从芯片进行访问。 所述主芯片将访问结果发送给记录设备的方法为所述主芯片在每完成一次对从芯片的访问后，向所述记录设备发送一次 访问结果。所述访问结果中携带有访问参数以及访问成功与否的指示信息。所述从芯片将访问结果发送给所述记录设备的方法为所述从芯片启动自身实时时钟RTC的定时中断功能，所述RTC每隔一 定的时间，向所述记录设备发送一次RTC中断报告；所述RTC中断报告为RTC中断正常报告或RTC中断不正常报告，分 别用于指示当前内部总线访问是否成功。所述记录设备根据接收自主芯片和/或从芯片的访问结果获知发生总线 访问冲突的情况的方法为所述记录设备从所述访问结果中获知当次访问是否成功，若访问不成 功，则判定发生总线访问冲突；否则，判定未发生总线访问冲突。较佳地，所述从芯片为片上系统SoC芯片。所述记录设备为个人计算 机PC。本发明实施例的另一个目的在于提供一种总线访问冲突的检测系统，能 够检测出出现内部总线和外部总线访问沖突的各种情况。在本发明的总线访问冲突的检测系统中，包括位于不同或同一设备中 的主芯片和从芯片，以及记录设备；所述主芯片，用于随机生成访问参数，根据所述访问参数通过外部总线
复位应答(ATR)推送技术领域本发明涉及一种由启用无线的智能卡读卡器把复位应答传输至 计算设备的方法及其设备。
技术背景智能卡是个人化的安全设备，由ISO 7816标准及其派生所定义， 如国际标准组织所公布。智能卡可以具有信用卡的形式因素，而且可 以包括半导体器件。半导体器件可以包括被编制有安全信息(例如个 人解密密钥、个人签名密钥、生物测定、认证证书等)的存储器，而 且可以包括解密引擎，例如处理器和/或例如专用解密逻辑和/或专用 签名逻辑的专用逻辑。智能卡可以包括连接器，用于为半导体器件供 电，并与外部设备进行串行通信。智能卡可以用于视觉识别、记时卡、 门禁等。ISO 7816的部分3描述了智能卡的电信号和传输协议。在这部分 的标准中，定义了复位应答(ATR)的格式。当智能卡由智能卡读卡器 复位时，每个智能卡都需要做出应答。复位发生在智能卡由读卡器上 电时，通常是插入智能卡时；然而，智能卡读卡器能够在任意时刻对 智能卡进行复位。ATR包含与智能卡的性能有关的信息，例如智能卡支 持的比特率，该比特率使智能卡读卡器能够与智能卡进行进一步的通 信。另外，ATR还可以包含与智能卡的制造商有关的信息，以及与智能 卡上的集成电路或存储器的其他硬件特性有关的信息。智能卡读卡器可以和计算设备进行通信，例如个人计算机(PC) 或移动通信设备，从而提供对该计算设备的目标用户的认证。用户把 他/她的智能卡插入智能卡读卡器，并输入例如个人身份号码(PIN) 的保密信息，以验证他/她是该智能卡的所有者。 一旦被验证为合法用 户，PC将会允许用户登录到其帐户。然后，智能卡可以用于对接收到 图3为本发明实施例的总线访问沖突的检测系统组成结构示意图。
具体实施方式
本发明实施例中，主芯片随机生成访问参数，根据生成的访问参数通过 外部总线对从芯片进行访问，并将访问结果发送给记录设备；同时，从芯片 随机运行内部模块，产生内部总线访问，并将访问结果发送给记录设备；记 录设备根据接收自主芯片和/或从芯片的访问结果获知发生总线访问冲突的 情况。为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举 实施例，对本发明作进一步地详细il明。
图1为本发明总线访问冲突的检测方法的总体流程图。如图1所示，该方 法包括以下步骤步骤101:主芯片随机生成访问参数，根据生成的访问参数通过外部总线 对从芯片进行访问，并将访问结果发送给记录设备。本步骤中，主芯片随机生成访问参数的方法包括主芯片随机生成一个 用于标识所要进行的访问的类型的访问类型参数；主芯片根据生成的访问类 型参数判断将要进行的访问类型，并根据判断结果随机生成对应访问类型的 地址参数；主芯片随机生成一个用于标识所要进行的操作为读操作还是写操 作的操作类型参数。其中，访问类型包括register访问和memory访问若访问类型为register 访问，则主芯片随机生成的地址参数为访问地址参数；若访问类型为memory 访问，则主芯片随机生成的地址参数为访问起始地址参数以及访问空间参 数。需要说明的是，主芯片是根据从芯片的实际地址范围，随机生成在该地 址范围内的地址参数。生成访问参数以后，主芯片通过外部总线将生成的访问参数发送至位于 从芯片上的BIU，通过BIU对/人芯片进行访问，并在每完成一次对从芯片的 访问后，向记录设备发送一次访问结果。访问结果中可以携带有访问参数以 及访问成功与否的指示信息等。步骤102:从芯片随机运行自身内部模块，产生内部总线访问，并将访问 结果发送给记录设备。本步骤中，从芯片运行自身的各模块，即模拟实际应用中各种模块的运行 情况，从而产生各种内部总线的访问情况。同时，从芯片启动自身实时时钟 (RTC)的定时中断功能，该RTC每隔一定的时间，会向记录设备发送一次 RTC中断报告，比如RTC中断正常报告或RTC中断不正常报告，分别用于指 示当前内部总线访问是否成功。需要说明的是，上述步骤201和202是同时进行的，本申请中只是为便于 描述，才将其分成两个步骤来做介绍。步骤103:记录设备根据接收自主芯片和/或从芯片的访问结果获知发生 总线访问冲突的情况。本步骤中，记录设备根据主芯片以及从芯片的访问结果中携带的访问成功 与否的信息获知在何种情况下可能产生总线访问冲突。图2为本发明实施例的总线访问冲突的检测方法流程图。假设本实施例 中的从芯片为SoC芯片，记录设备为个人计算机(PC)。那么，如图2所 示，包括以下步骤步骤2011:主芯片随机生成访问类型参数。本步骤中，主芯片对作为从芯片的SoC芯片进行访问，首先随机生成 一个访问类型参数。该访问类型参数可以为 一 个随机产生的整数 random—r_m，其取值可以为0或1，并且，预先身见定0和1所分别代表的访 问类型。本实施例中，*1设0代表register访问，1代表memory访问。步骤2012:主芯片根据生成的访问类型参数判断将要进行的访问的类 型，如果要进行register访问，则执行步骤2013;如果要进行memory访问， 则执行步骤2014。本步骤中，主芯片根据步骤2011中生成的访问类型参数判断将要进行 的访问的类型，若访问类型参数的值为O，则执行步骤2013;若访问类型参 数的值为1，则执行步骤2014。步骤2013:主芯片随机生成访问地址参数。主芯片根据SoC芯片的实际地址范围，随机生成一个取值在该实际地 址范围之内的地址参数，比如，生成一个32比特(bit)对齐的整数 random—addr。举例说明，如果SoC芯片的实际地址范围为0X60000000 ~ 0X60010000， 那么，random—addr的取值将是一个位于0X60000000 ~ 0X60010000之间的值。步骤2014:主芯片随机生成访问地址起始参数以及访问空间参数。 主芯片根据SoC芯片的实际地址范围，随机生成一个取值在该地址范 围之内的地址参数，比如一个32 bit对齐的整数random—addr,作为memory 访问的起始地址。同时，主芯片还需要生成一个访问空间参数，比如一个 3 2 bit对齐的整凄t random—size ，作为此次memory访问的访问空间的大小。 步骤2015:主芯片随机生成操作类型参数。主芯片生成操作类型参数，比如生成一个整数random—w—r，用于说明 本次访问是要进行读操作还是写操作。同样，random—w—r的取值可以为0 或1，分别代表读和写。步骤2016:主芯片将生成的访问参数发送给SoC芯片上的BIU,通过 BIU对SoC芯片进行访问。主芯片通过外部总线，将生成的访问参数发送给BIU，通过BIU实现 对SoC芯片的访问。步骤2017:主芯片在每次访问结束后，向PC端发送本次访问的访问结果。每次访问结束，主芯片向PC端发送本次访问结果，访问结果中携带有 本次访问的访问参数以及访问是否成功的指示信息等。步骤2021: SoC芯片运行自身内部各模块，产生各种内部总线访问情况。
步骤2022: SoC芯片启动自身RTC模块的定时中断功能。RTC模块最基本的用途是为系统提供实时的时间，以便系统掉电后仍能保持时钟的运行。但是，在较长时间(以秒为单位)定时应用的场合，它也可以实现与定时器类似的定时中断功能。步骤2023:每隔一定的时间，RTC模块向PC端发送一次RTC中断报告。本步骤中，RTC模块每隔一定的时间，即按照预先设定的频率向PC端 发送RTC中断报告。该RTC中断报告可以为RTC中断正常报告以及RTC 中断不正常报告，分别用于指示当前内部总线访问是否成功，还可以携带当 前内部总线访问情况，即是在什么情况下，产生的本次上报结果。上述步骤2011 ~ 2017以及步骤2021 ~ 2023为两个同时进行的过程。 步骤203: PC端接收并记录来自主芯片和SoC芯片的访问结果。 PC端根据记录的主芯片以及SoC芯片的访问结果，获知什么情况下内 部总线或外部总线访问失败，即发生内部总线和外部总线的访问沖突。后续 过程中，即可根据记录的总线访问冲突情况进行合理的内部总线和外部总线 访问调度。基于上述方法，图3为本发明实施例的总线访问沖突的检测系统的组成 结构示意图。如图3所示，该系统包括位于不同或同一设备中的主芯片和 从芯片，以及记录设备。主芯片，用于随机生成访问参数，根据访问参数通过外部总线对从芯片 进行访问，并将访问结果发送给记录设备；从芯片，用于在接受主芯片对自身的访问的同时，随机运行自身内部模 块，产生内部总线访问，并将访问结果发送给记录设备；记录设备，用于接收来自主芯片以及从芯片的访问结果，根据访问结果 获知发生总线访问冲突的情况。其中，主芯片中包括基带(baseband)端，用于随机生成访问参数，根 据访问参数通过外部总线对从芯片进行访问，并将访问结果发送给记录设备。从芯片包括BIU、 CPU、功能模块以及RTC模块BIU，用于接收来自baseband端的访问参数，根据访问参数对从芯片进 行访问；CPU以及功能模块，用于通过运行自身功能，产生各种内部总线访 问情况；RTC模块，用于每隔一段时间，向记录设备报告一次当前从芯片的 内部总线访问结果。其中，功能模块是对从芯片中除RTC模块以外，实现 各种特定功能的模块的总称。较佳情况下，上述从芯片为SoC芯片；记录设备为PC,用于接收并记 录来自主芯片和从芯片的访问结果。后续过程中，根据记录的访问结果即可 获知在什么情况下会发生内部总线和外部总线的访问沖突，从而进行合理的 内部总线和外部总线访问调度。可见，采用本发明实施例的技术方案，主芯片通过随机生成的访问参数， 对从芯片进行外部总线访问，而从芯片通过运行内部各模块的功能，产生内部 总线访问的各种情况，并记录各自访问的访问结果，即是否发生访问沖突。由 于外部总线访问以及内部总线访问均是随机产生的，所以，只要时间足够长， 本发明所述方案就能够检测到各种情况下的总线访问情况，也就是说，能够覆 盖到几乎所有可能发生总线冲突的情况，包括各种小概率事件，从而为后续进 行内部总线和外部总线的访问调度提供了良好的依据。综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的 保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改 进等，均应包含在本发明的保护范围之内。
权利要求
1、一种总线访问冲突的检测方法，其特征在于，该方法包括以下步骤主芯片随机生成访问参数，根据所述访问参数通过外部总线对从芯片进行访问，并将访问结果发送给记录设备；同时，所述从芯片随机运行自身内部模块，产生内部总线访问，并将访问结果发送给所述记录设备；所述记录设备根据接收自所述主芯片和/或从芯片的访问结果获知发生总线访问冲突的情况。
2、 根据权利要求1所述的方法，其特征在于，所述主芯片随机生成访 问参数的方法为所述主芯片随机生成 一 个用于标识所要进行的访问类型的访问类型参数；所述主芯片根据所述访问类型参数判断将要进行的访问类型，并根据判 断结果随机生成对应访问类型的地址参数；所述主芯片随机生成一个用于标识所要进行的操作为读操作还是写操 作的操作类型参数。
3、 根据权利要求2所述的方法，其特征在于，所述访问类型包括寄存 器访问和存储器访问；所述主芯片根据判断结果随机生成对应访问类型的地址参数的方法为 若所述访问类型为寄存器访问，则所述主芯片随机生成访问地址参数；若所述访问类型为存储器访问，则所述主芯片随机生成访问起始地址参数以及访问空间参数。
4、 根据权利要求2所述的方法，其特征在于，所述主芯片根据判断结 果随机生成对应访问类型的地址参数的方法为所述主芯片根据判断结果，随机生成取值在所述从芯片的实际地址范围 内的对应访问类型的地址参数。
5、 根据权利要求1所述的方法，其特征在于，所述主芯片根据所述访问参数通过外部总线对从芯片进行访问的方法为所述主芯片通过外部总线将所述访问参数发送至位于所述从芯片上的 总线接口单元BIU，通过所述BIU对所述从芯片进行访问。
6、 根据权利要求1所述的方法，其特征在于，所述主芯片将访问结果 发送给记录设备的方法为所述主芯片在每完成一次对从芯片的访问后，向所述记录设备发送一次 访问结果。
7、 根据权利要求6所述的方法，其特征在于，所述访问结果中携带有 访问参数以及访问成功与否的指示信息。
8、 根据权利要求1所述的方法，其特征在于，所述从芯片将访问结果 发送给所述记录设备的方法为所述从芯片启动自身实时时钟RTC的定时中断功能，所述RTC每隔一 定的时间，向所述记录i殳备发送一次RTC中断才艮告；所述RTC中断报告为RTC中断正常报告或RTC中断不正常报告，分 别用于指示当前内部总线访问是否成功。
9、 根据权利要求7或8所述的方法，其特征在于，所述记录设备根据 接收自所述主芯片和/或从芯片的访问结果获知发生总线访问冲突的情况的 方法为所述记录设备从所述访问结果中获知当次访问是否成功，若访问不成 功，则判定发生总线访问沖突；否则，判定未发生总线访问沖突。
10、 根据权利要求1所述的方法，其特征在于，所述从芯片为片上系统 SoC芯片；所述记录设备为个人计算机PC。
11、 一种总线访问冲突的检测系统，其特征在于，该系统包括位于不同 或同一设备中的主芯片和从芯片，以及记录设备；所述主芯片，用于随机生成访问参数，根据所述访问参数通过外部总线 对所述从芯片进行访问，并将访问结果发送给记录设备；所述从芯片，用于在接受所述主芯片对自身的访问的同时，随机运行自身内部模块，产生内部总线访问，并将访问结果发送给所述记录设备；所述记录设备，用于接收来自所述主芯片以及从芯片的访问结果，根据 所述访问结果获知发生总线访问冲突的情况。
12、 根据权利要求11所述的系统，其特征在于，所述主芯片包括基带 baseband端，用于随机生成访问参数，根据所述访问参数通过外部总线对所 述从芯片进行访问，并将访问结果发送给所述记录设备。
13、 根据权利要求12所述的系统，其特征在于，所述从芯片包括BIU、 中央处理单元CPU、功能模块以及RTC模块；所述BIU,用于接收来自所述baseband端的访问参数，根据所述访问 参数对所述从芯片进行访问；所述CPU以及功能模块，用于通过运行自身功能，产生内部总线访问 情况；所述RTC模块，用于每隔一段时间，向所述记录设备报告一次当前从 芯片内部总线访问结果。
14、 根据权利要求11 ~ 13中任一项所述的系统，其特征在于，所述从 芯片为SoC芯片；所述记录设备为PC。
全文摘要
本发明实施例公开了一种总线访问冲突的检测方法，包括主芯片随机生成访问参数，根据所述访问参数通过外部总线对从芯片进行访问，并将访问结果发送给记录设备；同时，所述从芯片随机运行自身内部模块，产生内部总线访问，并将访问结果发送给所述记录设备；所述记录设备根据接收自所述主芯片和/或从芯片的访问结果获知发生总线访问冲突的情况。本发明实施例同时公开了一种总线访问冲突的检测系统。应用该方法和系统能够检测出出现内部总线和外部总线访问冲突的各种情况。
文档编号G06F13/14GK101105779SQ20071011803
公开日2008年1月16日 申请日期2007年6月27日 优先权日2007年6月27日
发明者张军琪, 覃善兴 申请人:北京中星微电子有限公司