专利名称：一种8位微控制器的制作方法
技术领域：
本实用新型涉及半导体集成电路设计领域，尤其涉及一种8位微控制器。
背景技术：
随着深亚微米CMOS集成电路生产工艺的不断进步，微控制器(MCU ) 的集成度越来越高。完善的特殊功能部件和外设，可易于微控制器的内部功 能执行，以及与外设进行通讯。
现有的8位微控制器可单独集成高速串行外围(HSPI)接口、高速芯 片间总线(HIIC)接口、高速同步异步接收发送器(HUSART)接口、高 速异步接收发送器(HUART)、高速并行通讯接口 (PSP)、模数转换器 (ADC),但还没有一款芯片将所述部件全部集成。
此外，现有的微控制器的中央处理单元(CPU)内置的程序存储器的 容量固定，不能根据实际需要调节，缺乏灵活性。
发明内容
有鉴于此，本实用新型的目的在于提供一种8位微控制器，集成高速串 行外围接口、高速芯片间总线接口、高速同步异步接收发送器接口、高速异 步接收发送器接口、高速并行通讯接口和模数转换器，使其更易于与外设通讯，并极大地降低了使用所述微控制器的成本。
本实用新型是通过以下技术方案实现的 一种8位微控制器，至少包括内
核、外设和特殊功能部件。其中，所述内核至少包括中央处理单元，用于
数据运算及控制各个子模块；时钟发生器，用于产生微控制器的工作时钟； 复位逻辑，用于于微控制器的复位操作；程序存储器接口，用于与程序存 储器相接；静态数据随积^存储器接口，用于与静态数据随机存储器相接。 所述中央处理单元至少包括程序存储器和静态数据随枳存储器。所述特殊 功能部件至少包括定时器，用于计数和定时操作；捕捉/比较/脉宽调制子 模块，用于捕捉信号边沿，进行目标事件比较或产生周期、占空比可调的 脉宽调制输出；模数转换器，用于将模拟信号转换为数字信号。所述外设 至少包括输入输出端口、通用异步接收发送器、高速串行外围接口、高速 芯片间总线接口、高速同步异步接收发送器接口、高速异步接收发送器接 口、高速并行通讯接口。所述外设皆是微控制器与外接设备之间的通讯接 口。上述各^f莫块通过总线实现相互通讯。
进一步地，所述输入输出端口的数量是5。
进一步地，所述高速同步异步接收发送器接口的工作模式有全双工异 步模式、半双工同步主控模式、半双工同步从动模式。 进一步地，所述定时器的数量是5。
进一步地，所述捕4足/比较/脉宽调制子;f莫块共同复用一个引脚。 进一步地，所述捕捉/比较/脉宽调制子模块的捕捉功能可捕捉信号的每
个下降沿、每个上升沿、每4个上升沿、每16个上升沿四种状态。
进一步地，所述模数转换器的时钟是Frc、 Fosc/2、 Fosc/8、 Fosc/32
的任意一个，其中，Fosc是所述中央处理单元的工作时钟，Frc是所述才莫数转换器专用阻容振荡器所产生的时钟。 进一步地，所述才 转换器是10位。
进一步地，所述模数转换器有8路模拟输入端。
本实用新型的有益效果在于所述微控制器集成了高速串行外围接口 、 高速芯片间总线接口、高速同步异步接收发送器接口、高速异步接收发送器 接口、高速并行通讯接口，微控制器可同时与相应的多种外设通讯。
此外，所述微控制器还集成了模数转换器，不需再外接该部件，降低了 使用微控制器的成本。
附困说明
图1是本实用新型的结构框图。
务丰实施方式
以下结合附图和具体实施例对本实用新型作详细说明。
图1是本实用新型的结构框图。
如图1所示，本实用新型的賴:控制器 包括内核、外设和特殊功能部件。其中，框1所示的即是内核，包括CPU， 用于数据运算及控制各个子模块；时钟发生器，用于产生微控制器的工作 时钟；复位逻辑，用于控制微控制器的复位；程序存储器接口，用于与程 序存储器相接；静态数据随机存储器接口，用于与静态数据随机存储器 (SRAM)相接。
所述外设包括输入输出(I/O )端口 、 HSPI、 HIIC、 HUSART、 H匿T、 PSP。 1/0端口包括PA， PB、 PC、 PD、 PE五个端口。端口 PA是双向6 位锁存器；端口PB是双向8位端口，低四位PB0 PB3可作为边沿触发
的四个外部中断的输入引脚，而高四位PB4 PB7可作为电平触发的一个 中断的输入引脚，也即是PB4 PB7触发同一个中断；端口PC是双向8 位端口 ；端口 PD是双向8位端口 ， PD可复用为并行数据总线；端口 PE 是双向3位锁存器。上述五个端口皆包含TTL SMT输入驱动器和TTL输 出驱动器。
所述HSPI接口由一个发送/接收移位寄存器(SSPSR)和一个緩沖寄 存器(SSPBUF)组成，可使8位数据同时的同步发送和接受。为了完成上 述数据的通信，模块使用三个引脚，分别为串行数据输出、串行数据输入和 串行时钟(SCK)。模块可通过设置其控制寄存器进入以下模式主控模式， SCK是时钟输出；从动模式，SCK是时钟输入；时钟边沿模式，SCK上升 /下降边沿时输出数据；时钟极性模式，在SCK上升/下降边沿的输出或输入 数据。HSPI接口可设置为从动模式和主动模式，传输速率最高可达5Mbps。
所述HSPI接口和所述HIIC接口时分复用接口的相关控制寄存器和发 送/接收器。HIIC可选择为主动模式、从动模式和主从模式，并支持多主机 通讯，通讯协议完全由硬件完成，增强了通讯的实时性。
所述HUSART接口可设置为全双工异步模式和半双工同步模式。全 双工异步模式下可根据需要选择不同的通信速度，传输速率最高可达 56Kbps;半双工同步模式的传输速率最高可达5Mbps。
所述HUART接口的通讯方法与HUSART接口的全双工异步模式完全 相同，也即HUSART接口在全双工异步模式下，与HUART接口完全一致。
所述PSP接口支持从动模式，允许其它主控器对所述微控制器作高速 并行访问。
所述特殊功能部件包括定时器(TIMER)、捕捉/比4^/脉宽调制(CCP)
子模块和ADC。所述定时器包括T陽ERO、 TIMER1、 TIMER2、 TIMER3、 TIMER4五个定时器。TIMER0为8位定时/计数器，可选用CPU的工作时 钟或外接时钟源；TIMER1为16位定时/计数器，内置三位可编程预分频器， 可选用CPU的工作时钟或外接时钟源；TIMER2为8位定时/计数器，内置 四位可编程预分频器和四位可编程后分频器，只能使用CPU的工作时钟； TIMER3与TIMER1工作状态一致；TIMER4与TIMER2工作状态一致。
所述捕捉/比较/脉宽调制(CCP)子模块共同复用一个引脚，可通过设 定相关寄存器实现捕捉、比较、脉宽调制三个功能。捕捉功能可捕捉信号的 每个下降沿、每个上升沿、每4个上升沿、每16个上升沿四种状态；比较 功能即是比较是否发生所需的目标事件，如目标事件发生，则触发以下事件 所述复用引脚输出高电平、复用引脚输出低电平、复用引脚输出状态不变、 特殊事件触发，例如，启动4莫数转换器等；脉宽调制功能即是在复用引脚上 产生周期和占空比可调的脉宽调制输出。
所述模数转换器用于将模拟信号转换为10位数字信号。ADC的时钟可 选择为Frc、 Fosc/2、 Fosc/8、 Fosc/32,其中，Fosc即是CPU的工作时 钟，Frc是所述模数转换器专用阻容振荡器所产生的时钟。本实用新型的微 控制器共有8路模拟输入端。
CPU内置的储存器，分为程序储存器和静态数据随机存储器。程序储 存器采用8K/16Kx16位FLASH存储器，也即是容量可以选择为8K字节 或16K字节；FLASH的数据为16位。静态数据随机存储器分为特殊寄存 器和通用寄存器，共912字节。其中，特殊寄存器为192字节，通用寄存 器为720字节。SRAM的数据为8位。
以上所述仅为本实用新型的较佳实施例而已，并不用于限制本实用新型。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进 等，均应包含在本实用新型的保护范围之内。
权利要求1、一种8位微控制器，至少包括内核、外设和特殊功能部件，其中，所述内核至少包括中央处理单元，用于数据运算及控制各个子模块；时钟发生器，用于产生微控制器的工作时钟；复位逻辑，用于于微控制器的复位操作；程序存储器接口，用于与程序存储器相接；静态数据随机存储器接口，用于与静态数据随机存储器相接，所述中央处理单元至少包括程序存储器和静态数据随机存储器，所述特殊功能部件至少包括定时器，用于计数和定时操作；捕捉/比较/脉宽调制子模块，用于捕捉信号边沿，进行目标事件比较或产生周期、占空比可调的脉宽调制输出，所述外设至少包括输入输出端口，其特征在于，所述外设还包括高速串行外围接口、高速芯片间总线接口、高速同步异步接收发送器接口，高速异步接收发送器接口，高速并行通讯接口，所述外设皆是微控制器与外接设备之间的通讯接口，所述特殊功能部件还包括模数转换器，用于将模拟信号转换为数字信号，上述各模块通过总线实现通讯。
2、 如权利要求1所述的8位微控制器，其特征在于，所述输入输出 端口的数量是5。
3、 如权利要求1所述的8位微控制器，其特征在于，所述定时器的 数量是5。
4、 如权利要求1所述的8位微控制器，其特征在于，所述捕捉/比较/ 脉宽调制子模块共同复用 一个引脚。
5、 如权利要求1所述的8位微控制器，其特征在于，所述模数转换 器是10位。
6、 如权利要求1或5所述的8位微控制器，其特征在于，所述模数 转换器有8路模拟输入端。
专利摘要本实用新型公开了一种8位微控制器，至少包括内核、外设和特殊功能部件，其中，所述内核至少包括中央处理单元、时钟发生器、复位逻辑、程序存储器接口、静态数据随机存储器接口，所述中央处理单元至少包括程序存储器和静态数据随机存储器；所述特殊功能部件至少包括定时器、捕捉/比较/脉宽调制子模块、模数转换器；所述外设至少包括输入输出端口、高速串行外围接口、高速芯片间总线接口、高速同步异步接收发送器接口、高速异步接收发送器接口、高速并行通讯接口。所述微控制器集成度高，包括较完善的特殊功能部件和外设，易于微控制器的内部功能执行以及与外设进行通讯。
文档编号G06F15/76GK201075216SQ200720067379
公开日2008年6月18日 申请日期2007年2月14日 优先权日2007年2月14日
发明者岳卫杰, 张继文, 沈振杰, 松 潘, 俊 袁 申请人:上海海尔集成电路有限公司