专利名称：一种功能可变的可穿戴计算机主板的制作方法
技术领域：
本发明属于电子信息领域，涉及电子工程技术、计算机技术，具体是一种功能可变的可
穿戴计算机主板。
背景技术：
可穿戴计算是一项新兴的计算技术，处于日新月异的发展时期，以将计算机穿戴在用户 身上为手段，实现人机紧密耦合，力求让计算机更自然的为人提供体力、智力方面的辅助和增强。
一般个人计算机的部件已发展得非常成熟，但是可穿戴计算机由于其在可穿戴性、功耗、 人机交互特性等方面的特殊需求，使其不能使用一般的PC部件，在系统设计上也与一般的 便携用途的笔记本电脑、超便携电脑(UMPC/MID)不同。
目前国际上还没有推出穿戴计算系统及其部件、接口等方面的标准，其所采用的专用器 件也比较缺乏，各类可穿戴计算机所采用的主板大多为PC104工控板或少部分的UMPC主板， 在形态、功能、功耗等方面并不能满足可穿戴性等方面的需求。同时，可穿戴计算机的应用 多样且多变，受其"瘦客户"特性所限，可穿戴计算系统的一些特定功能的实现，需要进行 主板级变动，从而导致丌发周期长、成本高，技术难度大。为使其在不进行硬件修改的条件 下支持不同的功能和性能需求，降低成本，提高应用的适应性，需要一种功能可变的主板， 以满足可穿戴计算机的多种应用需要，适应可穿戴计算机发展的需求。
一般笔记本计算机和UMPC/MID类的计算机，皆采用系统综合控制器/嵌入式控制器 (SMC/EC)来检测键盘输入、提供屏幕亮度控制、音量控制、无线网络开关等方面的控制， 该类SMC/EC皆采用H8J2117等LPC总线的专用单片机来实现，对于部分穿戴应用来说，这 些功能是固定的，不能被用户在线改写、扩充以满足穿戴仪器、穿戴传感、穿戴监控等方面 的应用需求。
现场可编程逻辑门阵列FPGA、复杂可编程逻辑器件CPLD、现场可编程模拟门阵列FPAA 等可编程器件，其设计方便灵活，资源丰富，开发周期短，用户可根据需要定制特定功能， 不需要流片，就可得到合用的芯片。并且由于这些可编程逻辑器件的可擦除和可编程特性， 易于升级和扩展，适合可穿戴计算机在此方面的需要。
目前有部分工控板上放置有FPGA芯片，但主要用来实现加密、通信协议等特定功能， 也有极少数用FPGA来实现北桥功能，但其功能相对固定，且并没有将其应用到可穿戴计算 机主板上的先例。
发明内容
本发明的目的是针对可穿戴计算机多变的应用需求和现有技术实现方法存在的功能单 一、性能升级和功能扩展不便方面的不足，提出一种功能可变的可穿戴计算机主板，通过将 FPGA/CPLD/FPAA等具有可重复编程特点的芯片连接在可穿戴计算机主板的多种接口与总 线上，利用其可编程的特点，针对多种功能需求进行定制，使FPGA/CPLD具有在板可重构 功能，将原来的"硬件变动"(更换芯片、器件等)转化为"软件变动"(IP核重置内容重写)， 易于升级，以縮短开发周期，提高适用性，降低开发成本。
本发明为解决其技术问题所采用的技术方案是 一种功能可变的可穿戴计算机主板，包 含PCB板、X86处理器、X86芯片组(北桥、南桥、南北桥SOC、 CPU南北桥SOC)、显示 核心(图形处理器)、可变功能芯片、AD/DA、 Flash/EEPROM、内存、电压调节器，其中的 可变功能芯片可采用现场可编程逻辑门阵列FPGA、复杂可编程逻辑器件CPLD、现场可编程 模拟门阵列FPAA或者半定制ASIC实现，所述芯片焊接或插接到可穿戴计算机主板上，并 与主板上其它部件连接，作为主板的一个可重构功能的芯片，通过采用硬件描述语言、原理图、状态机输入法进行输入，或将采用已有IP核输入，下载到所述可变功能芯片内，实现用 户的自定义逻辑功能。
所述可变功能芯片可接至X86系统内存(SDRAM/DDR/DDR2/DDR3等)、VGA、 LVDS、 HDMI、 DVI、 LAN、 USB、 IDE、 CF、 SATA、 SPI、 LPC、 PCI、 GPIO、 Smbus、 I2C、 MMC、 SD、 COM、 LPT总线上，通过这些总线中的一种或者几种实现所述可变功能芯片与主板其它 部件的通信。所述可变功能芯片对外可实现USB、 LAN、 VGA、 LVDS、 HDMI、 DVI、 GPIO、 Smbus、 I2C、 IDE、 CF、 SATA、 MMC、 SD、 COM、 LPT和耳麦接口。
所述可变功能芯片由时钟芯片或晶振提供各种时钟信号并通过PCB板上的差分时钟线与 时钟芯片或者晶振相连，也可由片内的PLL锁相环等时钟模块生成时钟信号；所述可变功能 芯片由主板上的屯压调节器提供电源并通过PCB板上的电源线或电源铜层与电压调节器相 连，也可由所述芯片内的电压调节器模块提供部分电源。
所述可变功能芯片的编程下载有三种方式 一是外部编程下载方式，此方式下可变功能
芯片的JTAG总线通过PCB线连接到主板上的JTAG接口 ，所述JTAG接口连接到机壳外部， 由外部主机对其迸行编程下载；二是内部转接编程下载方式，此方式下可变功能芯片的JTAG 总线通过PCB线接至一个JTAG接口芯片，此接口芯片接至X86系统的USB、 COM、 LPT、 LPC/SPI总线，由本系统(X86主机)对其进行编程下载；三是内部直接编程下载方式，此 方式下可变功能芯片的JTAG总线模块与JTAG转接模块在可变功能芯片内部实现，所述可 变功能芯片相关引脚通过USB、 COM、 LPT、 LPC/SPI总线连接至X86系统，实现其编程下 载。
所述可变功能芯片可以外置Flash/EEPROM存储器，也可以采用内置Flash或者EEPROM 的可变功能芯片。外置或内置方式的存储器都是可多次擦除的，以实现对可变功能芯片的重 构，实现逻辑功能的改写。
所述可变功能芯片内部包括配属模块组、接口模块组、存储模块组、片内CPU及片内总 线控制器、显示核心模块、系统综合控制模块、自定义逻辑功能模块。
所述配属模块组包括电压调节模块、时钟模块、JTAG总线模块、HAG转接模块。其中， 电压调节模块用以生成一定占空比的脉冲序列，打开或关闭片外MOS管或三极管，给所 述可变功能芯片或系统其它部分提供PWM电压；控制外部MOS管或三极管的打开和关闭， 迸行电源使能或上电时序管理根据片内程序设置，提供可变功能芯片所需的各种电压。所 述PWM电压值、上电时序的设置有三种方式， 一是对可变功能芯片的引脚进行状态配置(拉 高、拉低)，二是编程下载固化设置，.三是X86系统通过本芯片的接口模块组在线设置。时 钟模块通过片内的锁相环PLL或分频倍频电路结构，提供可变功能芯片所需的各种时钟或 者为外部系统提供时钟信号。JTAG总线模块通过片内的符合JTAG协议的总线电路结构， 提供对可变功能芯片编程下载的支持。JTAG转接模块通过JTAG协议与USB、 COM、 LPT、 LPC/SPI协议的转换电路结构，提供将可变功能芯片内的JTAG总线连接到相应接口或总线 的支持。
所述接口模块组包括LAN接口模块、耳麦接口模块、GPIO接口模块、Smbus接口模 块、12(2接口模块、MCC接口模块、SD接口模块、IDE接口模块、CF接口模块、SATA接口 模块、AD/DA接口模块、COM接口模块、LPT接口模块、USB接口模块、VGA接口模块、 LVDS接口模i央、HDMI接口模块、VDI接口模i央、PCI控制器、PCIE控制器、LPC控制器、 SPI控制器。所述接口和控制器按相关协议标准编制或调用IP Core生成。
所述存储模块组包括RAM及内存控制模块、Flash7EEPROM及存储控制模块。RAM 及内存控制模块由易失性存储单元及相应的读写控制电路构成，用以保存芯片运行时指令与 数据；Fhsh/EEPROM及存储控制模块由非易失性存储单元及相应的读写控制电路构成，用 以保存可变功能芯片的上电配置信息和部分指令与操作数据。
所述片内CPU及片内总线控制器由单个或多个CPU核心构成，通过片内总线控制器与其它功能部分相连；所述片内CPU与片内总线控制器可由用户自行编制，或采用开源代码， 或调用已有IPcore生成；CPU核心可采用OpenRISC1200、 Sparc、龙芯、Microblaze、 NiosII 等，片内总线控制器可采用Wishbone等。
所述显示核心模块用于将片内CPU相关输出信息映射为图形信息，接至VGA或LVDS 或HDMI或DVI接口模块。
所述自定义逻辑功能模块除上述功能区域外的片内空白逻辑区域，用于用户自定义逻
辑工作。
所述系统综合控制模块由ITP/DXP测试模块、BIOS信息反馈模块、焯点测试模块、电 源切换与充电管理模块、加速度计测量模块、热传感器测量模块、决策支持模块、键盘扫描 与编码模块、系统休眠控制模块、电压调节器使能与状态检测模块、音量控制模块、LCD亮 度控制模块、无线装置开关模块、移位寄存器、USB接口模块、SPI控制器、移位寄存器以 及寄存器组构成，用于检测、控制系统当前各个部分的状态，并将控制信息发送给X86系统 以提供上层应用支持。ITP/XDP测试模块接至CPU和南北桥集成芯片(北桥，或南桥，或集 成了CPU、南桥、北桥的系统级SOC芯片)的XDP接口上，用以对CPU、南北桥集成芯片 等部分组件进行硬件层状态跟踪或调试；BIOS信息反馈模块通过LPC或SPI总线与 SST49LF008A等型号的BIOS相连，对BIOS当前反馈状态进行转译；焊点测试模块对CPU 等BGA元件的预留测试点进行扫描，检测主板受震动后，是否松动移位， 一般联合加速度计 测量模块使用；电源切换与充电管理模块与电池及适配器相连，对电池/适配器供电进行切换， 电池充电管理与电量检测；加速度计测量模块与ADXL330等加速度计相连，对X、 Y、 Z轴 加速度数据进行解码，供系统其它硬件模块或上层决策使用热传感器测量模块与 ADT7481ARMZ-1等热敏传感器相连，用以触发系统散热装置、系统关机，或提供上层决策 支持；键盘扫描与编码模块与系统键盘矩阵相连，用以键盘扫描和ASCII编码及热键检测， 并控制系统休眠控制模块、系统电源使能与状态反馈模块、音量控制模块、LCD亮度控制模 块、无线模块开关模块的状态；系统休眠控制模块与南北桥集成芯片(北桥，或南桥，或集 成了CPU、南桥、北桥的系统级SOC芯片)的电源管理部分(PM Part)相连，用以控制和 检测系统的SO (正常使能)、S3 (休眠到内存)/S4 (休眠到硬盘)、S5 (关机)状态转换； 电压调节器使能与状态检测模块与系统的5V、 3.3V、 1.8V、 1.5V、 1.05V、 Vcore等电源模块 相连，控制上电时序并检测各电源工作状态；音量控制模块与系统扬声器相连，调节或检测 所述扬声器的音量；LCD亮度控制模块与LVDS接口的LCD相连，调节或检测其亮度；无 线装置开关模块与WIFI、蓝牙Bluetooth等模块相连，控制或检测其使能和状态；决策支持 模块将上层应用策略固化在内部，可通过数据编码与FIFO模块向系统上层或外部系统发送 决策结果；寄存器组将上述各种数据进行缓存，然后发送至本机LPC总线上供上层操作使用， 或通过USB接口模块发送至外部主机或客户端。LPC控制器将FIFO递出的数据发送至系 统LPC总线上。
所述系统的X86处理器可采用Intel、 AMD、 VIA、龙芯等486以上级别的CPU;北桥(MCH) 二J包含图形显示核心，或通过PC正总线与外置的图形显示核心相连，所述图形显示核心可 采用Nvidia的GeForce8400GS;所述MCH可采用Intel 、 VIA、 Nvidia等公司的815级别以 上的MCH;南桥芯片(ICH)通过LPC、 SPI、 PCI总线中的一种与一个IO芯片相连，以扩 展接口总类或扩充接口数量，ICH可采用Md、 VIA等公司的ICH4级别以上的ICH;可将 MCH和ICH集成于一颗芯片内，即采用南北桥集成芯片替代，所述南北桥集成芯片可采用 Intel的Pousblo或者VIA的VX800、 VX810、 VX820,南北桥集成芯片也可与CPU集成在一 起，即系统级SOC芯片，如Intel的Canmore等。
本发明提出将FPGA等可编程芯片应用于穿戴计算机主板上，实现"系统综合控制功能"、 "自定义逻辑功能"、"协处理器与总线功能"、"接口功能"的硬件层次的在线升级与扩展， 较以往的用于穿戴计算机的主板具有功能可扩展性与性能功耗比方面的优势；本发明针对可穿戴计算应用领域提出了其内部直接编程下载方式；
本发明针对可穿戴计算的低功耗与多变应用功能的矛盾，提出了可变功能芯片中的多 RISC CPU与片内总线，及系统综合控制模块， 一起作为X86协处理器的工作方式；
本发明针对可穿戴计算的小体积与多变应用功能的矛盾，提出的可变功能芯片中的"系 统综合控制模块"，包含了传统笔记本或应用于可穿戴计算机的主板上的"嵌入式控制器 (EC/SMC)"的功能，且新提出了 ITP/DXP测试模块、BIOS信息反馈模块、焊点测试模块、 决策支持模块的功能；
本发明所涉及的可变功能芯片中的"系统综合控制模块"，提出了利用FPGA/CPLD/FPAA/ 半定制ASIC来实现传统笔记本或应用于可穿戴计算机的主板所采用的利用专用单片机所实 现的"嵌入式控制器(EC/SMC)"的功能；
本发明所涉及的可变功能芯片中的"系统综合控制模块"，提出了利用USB总线替代LPC 总线，来实现传统笔记本或应用于可穿戴计算机的主板上的"嵌入式控制器(EC/SMC)"的 功能；
图1是本发明的系统硬件结构示意图和可变功能芯片的外部编程下载方式结构图。 图2是本发明的系统硬件结构示意图和可变功能芯片的内部转接编程下载方式结构图。 图3是本发明的系统硬件结构示意图和可变功能芯片的内部直接编程下载方式结构图。 图4是本发明的可变功能芯片的内部结构框图。 图5是本发明的可变功能芯片的系统综合控制模块的内部结构框图。
具体实施例方式
下面结合附图对本发明的可穿戴计算机的可变功能芯片及其在主板上的结构作进一歩的
描述c
图1是本发明的系统整体结构示意图，系统的中央处理器CPU (4)可采用Intel、 AMD、 VIA、龙芯的486以上级别的CPU;北桥(MCH) (7)可包含图形显示核心，或通过PC正 总线与外置的图形显示核心(8)相连，图形显示核心(8)可采用Nvidia的GeForce8400GS; MCH (7)可.采用InteI、 VIA、 Nvidia等公司的815级别以上的MCH;南桥芯片(ICH) (9) 通过LPC、 SPI、 PCI总线中的一种与一个IO芯片(10)相连，以扩展接口总类或扩充接口 数量，ICH (9)可来用Intel、 VIA等公司的ICH4级别以上的ICH;也可将MCH (7)和ICH (9)集成于一颗芯片内，即采用南北桥集成芯片(6)替代，南北桥集成芯片(6)可采用Intel 的Pousblo或者VIA的VX800、 VX810、 VX820,南北桥集成芯片(6)也可与CPU (4)集 成在一起，即采用系统级SOC芯片(3)替代CPU和南桥北桥，如Intel的Canmore等。 Flash/EEPROM (12)作为可变功能芯片(2)的外置配置芯片，实现对编程文件进行存储。 可变功能芯片(2)由系统电压调节器(13)所需电源，由时钟芯片或者晶振(11)产生时钟 信号。外设可以通过USB、 LAN、 GPIO、 Smbus、 12C、 IDE、 CF、 SATA、 MMC、 SD、 COM、 LPT、耳麦接口将数据输入可变功能芯片(2)，进行处理后通过内存、VGA、 LVDS、 HDMI、 DVI、 LAN、 USB、 IDE、 CF、 SATA、 SPI、 LPC、 PCI、 GPIO、 SMBus、 12C、 MMC、 SD、 COM、 LPT总线将数据传送到北桥控制器(7)或者南桥控制器(9)，然后发往CPU (4)进 行数据管理，可以通过VGA、 LVDS、 HDMI或DVI接口进行输出显示。
图2是本发明的系统硬件结构示意图和可变功能芯片的内部转接编程下载方式结构图。 如图2所示，主板上焊接一个JTAG接口芯片，可变功能芯片(2)的JTAG总线通过PCB 线接至所述JTAG接口芯片(16)，此接口芯片连接至X86系统的USB、 COM、 LPT、 LPC/SPI 总线，实现本系统X86主机对其进行编程下载。
图3是本发明的系统硬件结构示意图和可变功能芯片的内部直接编程下载方式结构图。如图3所示，可变功能芯片的JTAG总线(17)通过引脚片外连线方式，或片内连线方式(图 3中用虛线连接)接至片内的一个JTAG转接模块(18)，可变功能芯片(2)的相关引脚通过 USB、 COM、 LPT、 LPC/SPI总线连接至X86系统，实现对可变功能芯片(2)的编程下载。
图4是本发明的可变功能芯片的内部结构框图。如图4所示，可变功能芯片(2)的内部 包括配属模块组(21)、接口模块组(22)、存储模块组(23)、片内CPU及片内总线控制器
(26)、显示核心模块(29)、系统综合控制模块(31)、自定义逻辑功能模块(30)。配属模 块组包括电压调节模块(20)、时钟模块(19)、 JTAG总线模块(17)、 JTAG转接模块(18)。 其中，电压调节模块(20)生成一定占空比的脉冲序列，打开或关闭片外MOS管或三极管， 给可变功能芯片(2)或系统其它部分提供PWM电压；控制外部MOS管或三极管的打开和 关闭，进行电源使能或上电时序管理；根据片内程序设置，提供可变功能芯片所需的各种电 压。时钟模块(19)通过片内的锁相环PLL或分频倍频电路结构，给可变功能芯片提供所需 的各种时钟或者为外部系统提供时钟信号。JTAG总线模块(17)通过片内的符合JTAG协议 的总线电路结构，提供对可变功能芯片编程下载的支持。JTAG转接模块(18)通过JTAG协 议与USB、 COM或LPT协议的转换电路结构，提供将可变功能芯片内的JTAG总线连接至 USB、 COM或LPT接口模块的支持。接口模块组(22)的接口和控制器按相关协议标准编 制或调用IPCore生成。存储模块组(23)的RAM及内存控制模块(24)由易失性存储单元 及相应的读写控制电路构成，用以保存芯片运行时指令与数据；Flash/EEPROM及存储控制 模块(25)由非易失性存储单元及相应的读写控制电路构成，用以保存可变功能芯片的上电 配置信息和部分指令与操作数据。片内CPU及片内总线控制器(26)由单颗或多颗CPU核 心(27)构成，通过片内总线控制器(28)与其它功能部分相连；CPU核心(27)可采用 OpenRISC1200、 Sparc、龙芯、Microblaze、 NiosII等，片内总线控制器(28)可采用Wishbone 等。显示核心模块(29)接至VGA、 LVDS、 HDMI或DVI接口模块，用于将片内CPU (26) 的相关输出信息映射为图形信息，通过接口模块进行输出显示。
如图4所示，可变功能芯片(2)的自定义逻辑功能模块(30)为可变功能芯片(2)的 待编程片内空白逻辑区域，逻辑功能的定制采用以下三种方式。采用外部编程下载方式时， 用户在其它X86平台上实现编程文件后，通过USB、 COM、 LPT等接口形式的编程器，转 换成JTAG接口，再与所述可变功能芯片(2)在本系统上的外置.ITAG接口 (36)连接，将 编程文件下载到所述可变功能芯片(2)的内置Flash/ EEPROM (24)，或下载到片外 Flash/EEPROM (12)。工作时配置数据从内置Flash/ EEPROM (24)或片外Flash/EEPROM
(12)加载到所述可变功能芯片(2)的RAM (25)，实现逻辑功能工作。此下载方式下，.系 统硬件连接关系如图1所示，可变功能芯片(2)的JTAG总线通过PCB线连接到主板上的 JTAG接口 (36), JTAG接口 (36)连接到机壳外部，以和其它主机的JTAG 口连接。采用内 部转接编程下载方式时，用户在本可穿戴系统平台实现编程文件后，通过X86系统的USB、 COM、 LPT、 LPC/SPI总线和JTAG接口芯片(16)连接到可变功能芯片(2)的JTAG接口
(36),通过JTAG接口 (36)实现将编程文件下载到所述可变功能芯片(2)的内賈 Flash/EEPROM (24)，工作时配置数据从内置Flash/EEPROM (24)加载到可变功能芯片(2) 的RAM (25),实现逻辑功能工作。系统硬件连接关系如图2所示，主板上焊接一个JTAG 接口芯片(16),可变功能芯片(2)的JTAG总线接至JTAG接口芯片(16)，此接口芯片连 接到X86系统的USB、 COM、 LPT、 LPC/SPI总线。采用内部直接编程下载时，用户在本可 穿戴系统平台上实现编程文件后，通过USB、 COM、 LPT、 LPC/SPI总线和JTAG转接模块
(18)、 JTAG总线模块(17)与可变功能芯片(2)内部的JTAG总线，实现将编程文件下载 到内置Flash/EEPROM(24),工作时配置数据从内置Flash/EEPROM(24)加载到RAM(25)， 实现逻辑功能工作。系统硬件连接关系如图3所示，可变功能芯片(2)的JTAG总线模块(17) 与JTAG转接模块(18)在可变功能芯片内部实现，可变功能芯片(2)相关引脚通过USB、 COM、 LPT、 LPC/SPI总线连接至X86系统。
图5是本发明的可变功能芯片的系统综合控制模块的内部结构框图。如图5所示，系统综合控制模块(31)为可变功能芯片(2)的定制功能模块，属于可变功能芯片(2)的一部 分，系统综合控制模块(31)通过各个功能模块对系统当前各个部分的状态进行检测和控制， 并将相关信息发送给X86系统以提供上层应用支持。如ITP/XDP测试模块(34)对CPU、 南北桥集成芯片(北桥，或南桥，或集成了CPU、南桥、北桥的系统级SOC芯片)等部分组 件进行硬件层状态跟踪或调试；又如键盘扫描与编码模块(35)与系统键盘矩阵相连，用以 键盘扫描和ASCII编码及热键检测，并控制系统休眠控制模块(40)、系统电源使能与状态反 馈模块(41)、音量控制模块(42)、 LCD亮度控制模块(43)、无线模块开关模块(44)的 状态。内部各模块的数据传送到寄存器组(32)进行缓存，以备通过LPC控制器(33)传送 到本机LPC总线上供上层操作使用，或通过USB接口模块(45)发送至外部主机或客户端。
权利要求
1. 一种功能可变的可穿戴计算机主板，其特征是由可变功能芯片、PCB板、X86处理器、X86芯片组、显示核心、AD/DA、Flash/EEPROM、内存、电压调节器构成。
2. 20.根据权利要求1所述的一种功能可变的可穿戴计算机主板，其特征是所述系统可 采用南北桥集成芯片，将北桥和南桥芯片集成于一颗芯片内，也可采用系统级SOC芯片， 将南北桥集成芯片与CPU集成在一起。
3. 根据权利要求1所述的可变功能芯片，其特征是所述可变功能芯片可采用现场可编程 逻辑门阵列FPGA、复杂口j编程逻辑器件CPLD、现场可编程模拟门阵列FPAA或者半定 制ASIC实现，所述可变功能芯片焊接到可穿戴计算机主板上，并与主板上其它部件连接， 作为主板的一个可重构功能的芯片，通过采用硬件描述语言、原理图、状态机输入法进 行输入，或将采用已有IP核输入，并下载到所述可变功能芯片内，实现用户的自定义逻 辑功能，并在主板上配以A/D、 D/A器件，连接至可变功能芯片上，可变功能芯片可接 至X86系统的内存、VGA、 LVDS、 HDMI、 DVI、 LAN、 USB、 IDE、 CF、 SATA、 SPI、 LPC、 PCI、 GPIO、 Smbus、 12C、 MMC、 SD、 COM或者LPT总线上，可变功能芯片对 外可头'现USB、 LAN、 VGA、 LVDS、 HDMI、 DVI、 GPIO、 Smbus、 12C、 IDE、 CF、 SATA、 MMC、 SD、 COM、 LPT或者耳麦接口。
4. 根据权利要求1所述的一种功能可变的可穿戴计算机主板，其特征是所述可变功能芯片的编程下载有三种方式 一是外部编程下载方式，此方式下可变功能芯片的JTAG总线 通过PCB线连接到主板上的JTAG接口 ，所述JTAG接口连接到机壳外部，由外部主机 对其进行编程下载；二是内部转接编程下载方式，此方式下可变功能芯片的汀AG总线通 过PCB线接至一个JTAG接口芯片，此接口芯片连接到X86系统的USB、 COM、 LPT、 LPC/SPI总线，山本机X86系统对其进行编程下载;三是内部直接编程下载方式，此方 式下可变功能芯片的JTAG总线模块与JTAG转接模块在可变功能芯片内部实现，相关引 脚通过USB、 COM、 LPT、 LPC/SPI总线连接至X86系统，实现其编程下载。
5. 根据权利耍求1所述的一种功能可变的可穿戴计算机主板，其特征是所述可变功能芯 片内部包括配属模块组、接口模块组、存储模块组、片内CPU及片内总线控制器、显示 核心模块、系统综合控制模块、自定义逻辑功能模块。
6. 根据权利要求5所述的可变功能芯片内的配属模块组包括电压调节模块、时钟模块、JTAG 总线模块、JTAG转接模块，JTAG总线模块通过片内的符合JTAG协议的总线电路结构， 提供对可变功能芯片编程下载的支持，JTAG转接模块通过JTAG协议与USB、 COM、 LPT、 LPC/SPI协议的转换电路结构，提供将可变功能芯片内的JTAG总线连接到相应接 口或总线的支持。
7. 根据权利要求5所述的可变功能芯片内的接口模块组包括LAN接口模块、耳麦接口模 块、GPIO接口模块、Smbus接口模块、12C接口模块、MCC接口模块、SD接口模块、 IDE接口模块、CF接口模块、SATA接口模块、AD/DA接口模块、COM接口模块、LPT 接口模块、USB接口模块、VGA接口模块、LVDS接口模i央、HDMI接口模块、VDI接 口模块、PCI控制器、PC正控制器、LPC控制器、SPI控制器。
8. 根据权利要求5所述的可变功能芯片内的存储模块组包括RAM及内存控制模块、 Flash/EEPROM及存储控制模块，RAM及内存控制模块山易失性存储单元及相应的读写 控制电路构成，Flash/EEPROM'及存储控制模块由非易失性存储单元及相应的读写控制 电路构成，片内CPU及片内总线控制器由单个或多个CPU核心构成，通过片内总线控制 器与其它功能部分相连，显示核心模块将所述片内CPU相关输出信息映射为图形信息， 连接到VGA、 LVDS、 HDMI或DVI接口模块，系统综合控制模块用于检测、控制系统 当甜各个部分的状态，并将相关信息发送给X86系统以提供上层应用支持。
9. 根据权利要求5所述的可变功能芯片内的系统综合控制模块，其特征是系统综合控制 模块由ITP/DXP测试模块、BIOS信息反馈模i央、焊点测试模块、电源切换与充电管理模块、加速度计测量模块、热传感器测量模块、决策支持模块、键盘扫描与编码模块、系 统休眠控制模块、电压调节器使能与状态检测模块、音量控制模块、LCD亮度控制模块、 无线装置开关模块、移位寄存器、USB接口模块、SPI控制器、移位寄存器以及寄存器组 构成；各模块与外部的连接关系为ITP/XDP测试模块连接到CPU和南北桥集成芯片(北 桥，或南桥，或集成了CPU、南桥、北桥的系统级SOC芯片)的XDP接口， BIOS信息 反馈模块通过LPC或SPI总线与BIOS芯片相连，对BIOS当前反馈状态进行转译，电源 切换与充电管理模块与电池及适配器相连，加速度计测量模块与加速度计相连，热传感 器测量模块与热敏传感器相连，键盘扫描与编码模块与系统键盘矩阵相连，系统休眠控 制模块与南北桥集成芯片的电源管理部分相连，电压调节器使能与状态检测模块与系统电源模块相连，音量控制模块与系统扬声器相连，LCD亮度控制模块与LVDS接口的LCD 相连，无线装置开关模块与无线通信模块相连。
全文摘要
本发明提出一种功能可变的可穿戴计算机主板，针对可穿戴计算机多变的应用需求和现有技术实现方法存在的功能单一、性能升级和功能扩展不便方面的不足，通过将FPGA/CPLD/FPAA等具有可重复编程特点的芯片连接在可穿戴计算机主板的多种接口与总线上，利用其可编程的特点，针对多种功能需求进行定制，使FPGA/CPLD具有在板可重构功能，将原来的更换芯片、器件等“硬件变动”转化为IP核重置内容重写的“软件变动”，易于升级，以缩短开发周期，提高适用性，降低开发成本。
文档编号G06F1/16GK101419485SQ200810147650
公开日2009年4月29日 申请日期2008年11月24日 优先权日2008年11月24日
发明者宋海涛, 曾爱凤, 陈东义 申请人:电子科技大学