专利名称：处理器的动态热响应的确定性管理的制作方法
技术领域：
本公开一般涉及电子领域。更具体地说，本发明的一个实施例涉及处理器的动态 热响应的确定性管理。
背景技术：
随着集成电路(IC)制造技术的改进，制造者能够将额外的功能性集成到单个硅 衬底上。然而，随着这些功能性数量的增加，单个IC芯片上的组件的数量也在增加。额外 的组件会增加额外的信号切换，而这又会生成更多的热量。额外的热量可能会由于例如热 膨胀而损坏IC芯片。并且，额外的热量也会限制包含这类芯片的计算设备的使用位置和/ 或应用。例如，便携式计算设备可能完全依赖于电池电源。因此，当将额外的功能性集成到 便携式计算设备中时，降低功率消耗的需要变得越来越重要，以便例如将电池电源维持延 长的时间段。对于非便携式计算系统，当它们的IC组件使用更多的功率并且生成更多的热 量时，也会面临冷却和功率生成的问题。为了改进性能，一些处理器可能会使用“加速(turbo) ”模式。例如，加速模式可因 例如工作负荷要求而允许处理器将供给电压和频率增加到预定义的热设计功率(TDP)极 限。然而，TDP极限可基于稳态状况设置，稳态状况甚至在超过TDP极限时也只是导致等待 时间，而不会导致热紧急情况。其它加速技术可利用冷却系统的动态特性。TDP极限的这些 动态特性从一个处理器到下一个处理器可能大不相同。这对于设备制造者或最终用户来说 可能不能接受。
发明内容
本发明涉及一种处理器，包括第一逻辑，用于确定所述处理器在第一时间段期间的功率消耗值；存储器，用于存储所述功率消耗值以及对应于所述第一时间段的一个或多个热设 计功率(TDP)值；以及第二逻辑，用于基于所述功率消耗值以及所述一个或多个TDP值确定所述处理 器的功率电平预算，其中所述功率电平预算指示所述处理器可否超过所述一个或多个TDP值。本发明涉及一种方法，包括确定处理器在第一时间段期间的功率消耗值；存储所述功率消耗值以及对应于所述第一时间段的一个或多个热设计功率(TDP) 值；以及基于所述功率消耗值以及所述一个或多个TDP值确定所述处理器的功率电平预 算，其中所述功率电平预算指示所述处理器可否超过所述一个或多个TDP值。本发明涉及一种包括一个或多个指令的计算机可读介质，所述一个或多个指令在 处理器上执行时将所述处理器配置成执行一个或多个操作以便
5
确定处理器在第一时间段期间的功率消耗值；存储所述功率消耗值以及对应于所述第一时间段的一个或多个热设计功率(TDP) 值；以及基于所述功率消耗值以及所述一个或多个TDP值确定所述处理器的功率电平预 算，其中所述功率电平预算指示所述处理器可否超过所述一个或多个TDP值。本发明涉及一种系统，包括处理器，具有多个处理器内核；存储器，用来存储所述处理器在第一时间段期间的功率消耗值；以及对应于所述第一时间段的一个或多个热设计功率(TDP)值，其中处理器包括第一逻辑，用于确定所述功率消耗值；以及第二逻辑，用于基于所述功率消耗值以及所述一个或多个TDP值确定所述多个处 理器内核中的一个或多个处理器内核的功率电平预算，其中所述功率电平预算指示所述一 个或多个处理器内核可否在紧跟在所述第一时间段之后的第二时间段期间超过所述一个 或多个TDP值；以及电压调节器，用于为所述多个处理器内核供电。
下文参照附图给出详细描述。图中，参考数字的最左边的数字标识该参考数字第 一次出现时的图。不同图中使用相同的参考数字来指示类似或同样的项。图1、4和5示出可用于实现本文论述的各种实施例的计算系统的实施例的框图。图2示出根据本发明一个实施例的曲线图。图3示出根据一个实施例的方法的流程图。
具体实施例方式在以下描述中，阐述了众多具体细节，以便充分理解各种实施例。然而，没有这些 具体细节也可实现本发明的各种实施例。在其它情况下，没有详细描述熟知的方法、过程、 组件和电路，以免使本发明的特定实施例晦涩难懂。此外，本发明的实施例的各个方面可利 用各种方式(例如集成半导体电路(“硬件”)、组织成一个或多个程序的计算机可读指令 (“软件”)、或硬件和软件的某种组合)来执行。出于本公开的目的，提到“逻辑”时应表示 硬件、软件或其某种组合。本文论述的一些实施例可提供对处理器的高效、确定性功率管理。在一个实施例 中，可以确定性地管理处理器的动态热响应。例如，如上文所论述，在一些实现中，可基于稳 态来定义TDP极限，并基于例如约5秒的时间的继动平均值(rolling average)计算TDP极 限。这种定义很适合用来描述稳态状况，但是对于冷却系统而言可能太过保守。此外，散热 器(它们可耦合到处理器以便单独或与一个或多个风扇一起提供冷却)一般提供相对高的 热容量，从而允许在合理长的时期(例如，比加速特征所用的短时间突发(short bursts of time)长)有较高的功率。此外，在实际的用户工作负荷中，由于例如热质(thermal mass) 和热容量，可能会有来自散热器的显著的动态裕量(headroom)。因此，根据一些实施例，通过允许处理器在合理的间隔以高功率(例如，高电压和/或频率级)运行直到散热器热质 变热，可以从处理器挖掘出更具响应性的行为。因此，对于最终用户，该系统可对于表征典 型交互工作的短工作突发提供高性能。此外，一些实施例可以应用于包括一个或多个处理 器(例如，具有一个或多个处理器内核)的计算系统，例如参照图1-5论述的计算系统。更具体地说，图1示出根据本发明一个实施例的计算系统100的框图。系统100可 以包括一个或多个处理器102-1到102-N (本文一般称为“处理器102”)。处理器102可经 由互连或总线104通信。每个处理器可包括各种组件，为了清楚起见，仅参照处理器102-1 论述其中一些组件。因此，剩余处理器102-2到102-N中的每个处理器可以包括与参照处 理器102-1论述的组件相同或类似的组件。在一个实施例中，处理器102-1可包括一个或多个处理器内核106-1到106-M (本 文称为“内核106”)、高速缓存108、和/或路由器110。处理器内核106可以在单个集成电 路(IC)芯片上实现。此外，该芯片可包括一个或多个共享和/或私有高速缓存(例如高速 缓存108)、总线或互连(例如总线或互连112)、图形和/或存储器控制器(例如参照图4-5 论述的控制器)、或其它组件。在一个实施例中，路由器110可用于在处理器102-1和/或系统100的各个组件 之间通信。此外，处理器102-1可包括多于一个路由器110。而且，这些路由器110可相互 通信，以使得能够在处理器102-1的内部或外部的各个组件之间路由数据。高速缓存108可以存储供处理器102-1的一个或多个组件(如内核106)使用的 数据(例如，包括指令)。例如，高速缓存108可以本地缓存存储在存储器114中的数据， 以便由处理器102的组件更快速地访问(例如，由内核106更快速地访问)。如图1所示， 存储器114可以通过互连104与处理器102通信。在一个实施例中，高速缓存108 (可被共 享)可以是中间级高速缓存(MLC)、最后一级高速缓存(LLC)等。而且，每个内核106也可 以包括一级(Li)高速缓存(116-1)(本文一般称为“Li高速缓存116”)或其它级高速缓存 (例如二级(L2)高速缓存)。此外，处理器102-1的各个组件可以直接、通过总线(例如总 线112)和/或存储器控制器或集线器与高速缓存108通信。系统100也可包括电源120 (例如，直流(DC)电源或交流(AC)电源)，以便为系统 100的一个或多个组件供电。在一些实施例中，电源120可以包括一个或多个电池组。电源 120可通过电压调节器(VR) 130耦合到系统100的组件。此外，尽管图1示出一个电源120 和一个电压调节器130，但也可使用额外的电源和/或电压调节器。例如，每个处理器102 可具有对应的电压调节器和/或电源。而且，电压调节器130可经由单个电源层(例如，为 所有内核106供电)或多个电源层(例如，其中每个电源层可为不同内核或不同组的内核 供电)耦合到处理器102。另外，尽管图1将电源120和电压调节器130作为单独组件示出，但电源120和电 压调节器130也可以并入系统100的其它组件中。例如，所有或部分VR 130可以并入电源 120和/或处理器102中。如图1所示，处理器102还可包括用于控制对处理器102的组件(例如，内核106) 的供电的功率控制逻辑140。逻辑140可访问本文所论述的一个或多个存储设备(例如，系 统100中的高速缓存108、L1高速缓存116、存储器114或另一存储器)，其中这一个或多个 存储设备用于存储与逻辑140的操作相关的信息，例如与这里所论述的系统100的各个组件通信的信息。如图所示，逻辑140可耦合到VR 130和/或系统100的其它组件，例如内 核106和/或电源120。例如，逻辑140可经耦合以接收指示一个或多个传感器150的状态 的信息(例如，以一个或多个位或信号的形式)(其中传感器150可紧邻系统100 (或本文 所论述的其它计算系统，例如参照包括例如图4和图5在内的其它图论述的计算系统)的 组件(例如，内核106、互连104或112等)设置，以便感测影响系统的功率/热行为的各种 因素的变化，这些因素可以是例如温度、工作频率、工作电压、功率消耗、内核之间的通信活 动等)；和/或接收来自功率集成逻辑145的信息(例如，它可指示系统100的各个组件的 操作状态，例如对应于内核106的体系结构事件和功率估计，它可通过内核106直接或经由 互连112提供给逻辑145)。在一个实施例中，可以采用考虑泄露功率相对于有效功率的方 式来感测变化。逻辑140可命令VR 130、电源120和/或系统100的各个组件(例如内核 106)改变它们的操作。例如，逻辑140可指示VR 130和/或电源120调整它们的输出。在 一些实施例中，逻辑140可以请求内核106改变它们的工作频率、功率消耗等。尽管将组件 140、145和150示为包含在处理器102-1中，但这些组件也可设置在系统100的其它地方。 例如，功率控制逻辑140可以设置在VR 130中，设置在电源120中，直接耦合到互连104，设 置在其中一个或多个(或所有)处理器102中，等等。如图1所示，系统100可以包括功率测量逻辑160，它可设置在处理器内部或如 图所示设置在处理器102外部。在一个实施例中，逻辑160可以测量其中一个或多个内核 106 (或者更一般为处理器102)的实际功率消耗电平(例如，基于电流测量)。在一些实施 例中，通过功率测量逻辑160进行的测量可以通过执行软件或固件来执行。在另一实施例 中，功率测量逻辑160可以跟踪处理器的体系结构活动或状态(例如，除了实际测量外或取 代实际测量，预测值)。在一个实施例中，逻辑160可以耦合到VR 130和/或电源120以测 量处理器102的实际电流或功率消耗。在一个实施例中，逻辑140和/或内核106中的逻辑可以基于TDP值和在热显著时 间间隔期间的实际功率电平来确定功率电平预算(例如，对于其中一个或多个内核106或 者更一般为处理器102)。如本文所论述，“热显著时间间隔(thermally significant time interval) ”一般是指散热器热响应时间间隔，在一些实施例中，它大约为许多秒。例如，逻 辑140和/或内核106中的逻辑(没有示出)可以执行功率计算功能(在一个实施例中， 作为固件实现)，以便在热显著时间间隔期间跟踪功率电平(例如，在一个实施例中，以十 分之一毫秒的速率进行采样)，例如，其中可通过计时器170来确定间隔。例如，计时器170 可以生成指示何时对功率电平进行采样的信号。在一个实施例中，功率控制逻辑140和/或内核106中的逻辑可以将功率预算定 义为Budget (约束条件为Budget >= 0)
Budget jyx(TDP(X)-P(x))dx>.0⑴ 其中Budget指在超过预定义TDP的其中一个或多个处理器内核106 (或更一般为 处理器102)的加速时机时期期间可达到的功率电平，α指指示时间响应行为的常量，χ指 在热显著时间间隔t(例如，在一个实施例中，为十分之一毫秒)期间的采样点，t指以秒来 度量的热显著时间，P(x)指在采样点χ处的实际功率消耗电平(例如，由逻辑160确定)， 并且TDP (χ)指对采样点χ定义的TDP (例如，它可存储在处理器102的存储设备中)。
更具体地说，在由该方程表示的热模型下，以上计算的输出可对应于处理器结温 (Tj)的预测，在一些实施例中，该方程包括散热器质量(heat sink mass)和导热率以及在 零件规范中定义的标准环境温度。由于可在标准环境条件下根据例如最坏情况零件规范执 行计算，所以它预测的是整个群体的最坏情况温度。功率控制逻辑140可基于计算调用功 率管理动作，例如动态电压和/或频率缩放(例如，通过命令VR 130、电源120、和/或内核 106)，以使处理器102适应必需的热规范。图2中根据一个实施例示出根据以上公式(1)预测的温度Tj (有三角形标记的 线)和由于计算而生成的功率状态(有正方形标记的线)的一个实例。注意，在空载功率 (例如，示为在37W TDP以下的累积裕量)一定时间之后，处理器可先以高功率运行一段时 间(例如，图2中示为加速时机)，然后才需要将功率降低回到稳态电平(例如，所示实例中 的37W)。所计算的Tj可能不能完全利用潜在的热裕量。但是，它提供确定性的行为，例如 每个零件都将类似地加速，而与诸如环境温度、热机械变化和/或零件_零件间变化(part to part variance) W因此，在一个实施例中，可用的热裕量可用来以使得降低或甚至消除产品-产品 间变化的确定性方式挖掘(extract)性能潜能。例如，在一个实施例中，轻薄型笔记本可通 过运用本文论述的技术而在大约90秒的时期多运行4个二进制文件(bin)。由此，一些实施 例可显著改进用户察觉到的性能，同时减轻设备制造者对产品的一致性行为的关注。并且， 人们对计算机的使用也可通过在数据输入、读取、思考等中间存在暂停间隔的短计算周期 突发来表征。在一个实施例中，在计算突发时期期间，可实现比非动态行为高37%的性能。 而这又可降低或消除对于作为非确定性行为的动态性能的关键限制项(key gatingitem) 之一。并且，应理解，可执行其它计算以实现类似的功能性。或者，可以用EWMA(指数加权 移动平均)低通滤波器来代替以上方程。在功率状态中使用时间间隔也是可能的。图3示出用于以确定性的方式管理处理器的动态热响应的方法300的一个实施例 的流程图。在一个实施例中，可利用参照图1-2和图4-5论述的各种组件来执行参照图3 论述的其中一个或多个操作。参照图1-3，在操作301，可确定是否发生了采样触发(例如，由计时器170生成)。 如果有发生，则在操作302，可确定处理器(例如，处理器102或它的一个或多个内核106) 在第一时间段期间(例如，在例如如图2所示以及上文参照公式(1)所论述的裕量时期期 间)的实际功率消耗值。在操作304，可将操作302的值存储在存储器(例如，参照图1和 图4-5论述的存储器)中。在一个实施例中，也可将对应于第一时间段的一个(或多个) TDP存储在存储器中。在操作306，可基于实际功率消耗值和一个或多个TDP值(例如，上文参照公式 (1)和图1-2所论述的TDP值)确定处理器(或它的一个或多个内核)的功率电平预算 (power level budget)。在一个实施例中，功率电平预算可指示处理器(或它的一个或多 个内核)可否在第二时间段(它可紧跟在第一时间段之后，例如参照图2所论述的、紧跟在 累积裕量时期之后的加速时机)期间超过这一个或多个TDP值。在一个实施例中，可在运 行时间期间(例如，在任何时间)加载一个或多个TDP值。图4示出根据本发明一个实施例的计算系统400的框图。计算系统400可包括 一个或多个中央处理单元(CPU)或处理器402-1到402-P(本文中可将它们称为“处理器402”)。处理器402可经由互连网络(或总线)404通信。处理器402可包括通用处理器、 网络处理器(处理通过计算机网络403通信的数据)、或其它类型的处理器(包括精简指令 集计算机(RISC)处理器或复杂指令集计算机(CISC))。此外，处理器402可具有单个或多 个内核设计。有多个内核设计的处理器402可以在同一个集成电路(IC)管芯上集成不同 类型的处理器内核。并且，有多个内核设计的处理器402也可作为对称或非对称多处理器 来实现。在一个实施例中，其中一个或多个处理器402可以与图1中的处理器102相同或 类似。在一些实施例中，其中一个或多个处理器402可包括图1中的内核106、逻辑140、逻 辑145、逻辑160、计时器170、传感器150中的一个或多个。并且，参照图1_3论述的操作也 可由系统400的一个或多个组件来执行。例如，电压调节器(例如，图1的VR 130)可以在 逻辑140的方向调整提供给图4中的一个或多个组件的电压。芯片组406也可与互连网络404通信。芯片组406可包括图形和存储器控制集线 器(GMCH)408。GMCH 408可包括与存储器412通信的存储器控制器410。存储器412可存 储包括由处理器402或在计算系统400中所包含的任何其它设备执行的指令序列在内的数 据。在本发明的一个实施例中，存储器412可包括一个或多个易失性存储(或存储器)设 备，例如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM (SDRAM)、静态RAM(SRAM)、或其 它类型的存储设备。也可利用诸如硬盘的非易失性存储器。诸如多个CPU和/或多个系统 存储器的额外设备可以通过互连网络404通信。GMCH 408也可包括与图形加速器416通信的图形接口 414。在本发明的一个实施 例中，图形接口 414可通过加速图形端口(AGP)与图形加速器416通信。在本发明的一个 实施例中，显示器(例如，平板显示器、阴极射线管(CRT)、投影屏幕等)可以通过例如信号 转换器与图形接口 414通信，其中信号转换器将存储在诸如视频存储器或系统存储器的存 储设备中的图像的数字表示转化成由显示器解译和显示的显示信号。由显示设备产生的显 示信号可在由显示器解译且随后显示在显示器上之前通过各种控制设备。集线器接口 418可允许GMCH 408和输入/输出控制集线器(ICH) 420通信。ICH 420可提供到与计算系统400通信的I/O设备的接口。ICH 420可通过外围桥(或控制 器)424与总线422通信，其中外围桥可以是例如外围组件互连(PCI)桥、通用串行总线 (USB)控制器、或其它类型的外围桥或控制器。桥424可在处理器402和外围设备之间提供 数据通道。也可利用其它类型的拓扑。并且，多个总线也可通过例如多个桥或控制器与ICH 420通信。此外，在本发明的各种实施例中，与ICH 420通信的其它外围设备可包括集成驱 动电子设备(IDE)或小型计算机系统接口(SCSI)硬盘驱动器、USB端口、键盘、鼠标、并行 端口、串行端口、软盘驱动器、数字输出支持(例如，数字视频接口(DVI))、或其它设备。总线422可与音频设备426、一个或多个磁盘驱动器428、以及一个或多个网络接 口设备430 (其与计算机网络403通信)通信。其它设备可经由总线422进行通信。并且， 在本发明的一些实施例中，各种组件(例如，网络接口设备430)也可与GMCH 408通信。另 外，处理器402和GMCH 408可以组合在一起以形成单个芯片。此外，在本发明的其它实施 例中，图形加速器416可包含在GMCH 408中。此外，计算系统400可包括易失性和/或非易失性存储器(或存储设备)。例 如，非易失性存储器可包括以下设备中的一种或多种设备只读存储器(ROM)、可编程 ROM(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)、磁盘驱动器(例如428)、软盘、致密
10盘ROM(CD-ROM)、数字通用盘(DVD)、闪速存储器、磁光盘、或其它类型的能够存储电子数据 (例如，包括指令)的非易失性机器可读介质。在一个实施例中，系统400的组件可按点对 点(PtP)配置布置。例如，处理器、存储器、和/或输入/输出设备可通过多个点对点接口 互连。图5示出根据本发明一个实施例按照点对点(PtP)配置布置的计算系统500。具 体来说，图5示出其中处理器、存储器、和输入/输出设备通过多个多点对点接口互连的系 统。参照图1-4论述的操作可由系统500的一个或多个组件来执行。例如，电压调节器(例 如，图1中的VR 130)可调整提供给图5中的一个或多个组件的电压。如图5所示，系统500可包括若干处理器，为了清楚起见，只示出其中两个处理器 502和504。处理器502和504均可包括本地存储器控制器集线器(MCH) 506和508以使 得能够与存储器510和512通信。存储器510和/或512可存储各种数据，例如参照图4 中的存储器412论述的数据。并且，处理器502和504还可包括图1中的内核106、逻辑 140/145/160、计时器170、和/或传感器150中的一个或多个。在一个实施例中，处理器502和504可以是参照图4论述的处理器402之一。处理 器502和504可分别利用点对点(PtP)接口电路516和518通过PtP接口 514交换数据。 并且，处理器502和504均可利用点对点接口电路526、528、530和532经由各自的PtP接 口 522和524与芯片组520交换数据。芯片组520还可利用例如PtP接口电路537经由高 性能图形接口 536与高性能图形电路534交换数据。在至少一个实施例中，参照图1-4论述的一个或多个操作可以由处理器502或504 和/或系统500的其它组件(例如，通过总线540通信的那些组件)来执行。但是，本发明 的其它实施例可以存在于图5的系统500的其它电路、逻辑单元、或设备中。此外，本发明 的一些实施例可分布在如图5所示的若干电路、逻辑单元、或设备中。芯片组520可利用PtP接口电路541与总线540通信。总线540可具有一个或多 个与其通信的设备，例如总线桥542和I/O设备543。通过总线544，总线桥542可与其它 设备通信，例如键盘/鼠标545、通信设备546 (例如，调制解调器、网络接口设备、或可与计 算机网络403通信的其它通信设备)、音频I/O设备、和/或数据存储设备548。数据存储 设备548可存储由处理器502和/或504执行的代码549。在本发明的各种实施例中，本文参照例如图1-5论述的操作可以作为硬件(例如， 逻辑电路)、软件、固件、或其组合来实现，它们可以作为计算机程序产品来提供，例如包括 存储有用于将计算机编程以执行本文论述的过程的指令(或软件过程)的机器可读或计算 机可读介质。机器可读介质可包括存储设备，例如关于图1-5论述的存储设备。此外，这样的计算机可读介质可作为计算机程序产品下载，其中可经由通信链路 (例如，总线、调制解调器、或网络连接)通过在载波或其它传播介质中提供的数据信号将 程序从远程计算机(例如，服务器)传送到请求的计算机(例如，客户端)。本说明书中提到“一个实施例”或“实施例”时表示，结合该实施例描述的特定特 征、结构、和/或特性可以包含在至少一个实现中。本说明书中不同地方出现短语“在一个 实施例中”中时可以是或不是指同一个实施例。并且，在本描述和权利要求中，可以使用术语“耦合”和“连接”以及它们的派生 词。在本发明的一些实施例中，“连接”可用来指示两个或两个以上元件相互直接物理或电
11接触。“耦合”可以表示两个或两个以上元件直接物理或电接触。然而，“耦合”也可以表示 两个或两个以上元件彼此不直接接触，但是仍可相互协作或交互。 因此，尽管以结构特征和/或方法动作特有的语言描述了本发明的实施例，但应 理解，要求权利的主题不限于所描述的特定特征或动作。确切地说，这些特定特征和动作是 作为实现要求权利的主题的样本形式而公开的。
权利要求
一种处理器，包括第一逻辑，用于确定所述处理器在第一时间段期间的功率消耗值；存储器，用于存储所述功率消耗值以及对应于所述第一时间段的一个或多个热设计功率(TDP)值；以及第二逻辑，用于基于所述功率消耗值以及所述一个或多个TDP值确定所述处理器的功率电平预算，其中所述功率电平预算指示所述处理器可否超过所述一个或多个TDP值。
2.如权利要求1所述的处理器，其中所述一个或多个TDP值在运行时间期间加载。
3.如权利要求1所述的处理器，还包括用于生成指示采样速率的信号的计时器，其中 所述第一逻辑以所述采样速率确定所述功率消耗值。
4.如权利要求1所述的处理器，其中所述功率电平预算指示所述处理器可否在第二时 间段期间超过所述一个或多个TDP值。
5.如权利要求4所述的处理器，其中所述第二时间段紧跟在所述第一时间段之后。
6.6如权利要求1所述的处理器，还包括多个内核，其中所述内核中的至少一个内核包 括所述第二逻辑。
7.如权利要求6所述的处理器，其中所述第二逻辑确定所述多个内核中的多于一个内 核的功率电平预算。
8.如权利要求6所述的处理器，其中所述第二逻辑确定所述多个内核的功率消耗总和 的功率电平预算。
9.如权利要求6所述的处理器，还包括第三逻辑，用于基于所述功率电平预算而改变 提供给所述多个内核中的至少一个内核的电压电平和/或所述多个内核中的至少一个内 核的工作频率。
10.如权利要求1所述的处理器，还包括一个或多个传感器，用于检测对应于所述处理 器的组件的以下参数中的一个或多个参数的变化温度、工作频率、工作电压、以及功率消^^ O
11.如权利要求1所述的处理器，还包括第三逻辑，用于基于所述功率电平预算而改变 提供给所述处理器的电压电平和/或所述处理器的工作频率。
12.如权利要求1所述的处理器，其中电压调节器为所述处理器供电。
13.如权利要求1所述的处理器，其中所述第二逻辑、所述第一逻辑、以及所述存储器 在单个集成电路上。
14.一种方法，包括确定处理器在第一时间段期间的功率消耗值；存储所述功率消耗值以及对应于所述第一时间段的一个或多个热设计功率(TDP)值;以及基于所述功率消耗值以及所述一个或多个TDP值确定所述处理器的功率电平预算，其 中所述功率电平预算指示所述处理器可否超过所述一个或多个TDP值。
15.如权利要求14所述的方法，还包括基于所述功率电平预算来改变提供给所述处 理器的电压电平和/或所述处理器的工作频率，其中所述功率电平预算指示所述处理器可 否在第二时间段期间超过所述一个或多个TDP值。
16.如权利要求14所述的方法，还包括检测对应于所述处理器的组件的以下参数中的一个或多个参数的变化温度、工作频率、工作电压、以及功率消耗。
17.如权利要求14所述的方法，还包括确定所述处理器的多于一个内核的功率电平预算。
18.如权利要求14所述的方法，还包括生成指示采样速率的信号，其中确定所述功率 消耗值以所述采样速率来执行。
19.一种包括一个或多个指令的计算机可读介质，所述一个或多个指令在处理器上执 行时将所述处理器配置成执行一个或多个操作以便 确定处理器在第一时间段期间的功率消耗值；存储所述功率消耗值以及对应于所述第一时间段的一个或多个热设计功率(TDP)值;以及基于所述功率消耗值以及所述一个或多个TDP值确定所述处理器的功率电平预算，其 中所述功率电平预算指示所述处理器可否超过所述一个或多个TDP值。
20.如权利要求19所述的计算机可读介质，还包括一个或多个指令，所述一个或多个 指令在处理器上执行时将所述处理器配置成执行一个或多个操作以便基于所述功率电平 预算而改变提供给所述处理器的电压电平和/或所述处理器的工作频率，其中所述功率电 平预算指示所述处理器可否在第二时间段期间超过所述一个或多个TDP值。
21.如权利要求19所述的计算机可读介质，还包括一个或多个指令，所述一个或多个 指令在处理器上执行时将所述处理器配置成执行一个或多个操作以便检测对应于所述处 理器的组件的以下参数中的一个或多个参数的变化温度、工作频率、工作电压、以及功率 消耗。
22.如权利要求19所述的计算机可读介质，还包括一个或多个指令，所述一个或多个 指令在处理器上执行时将所述处理器配置成执行一个或多个操作以便确定所述处理器的 多于一个内核的功率电平预算。
23.如权利要求19所述的计算机可读介质，还包括一个或多个指令，所述一个或多个 指令在处理器上执行时将所述处理器配置成执行一个或多个操作以便生成指示采样速率 的信号，其中确定所述功率消耗值以所述采样速率来执行。
24.一种系统，包括处理器，具有多个处理器内核； 存储器，用来存储所述处理器在第一时间段期间的功率消耗值；以及对应于所述第一时间段的一个或多个热设计功率(TDP)值，其中处理器包括 第一逻辑，用于确定所述功率消耗值；以及第二逻辑，用于基于所述功率消耗值以及所述一个或多个TDP值确定所述多个处理器 内核中的一个或多个处理器内核的功率电平预算，其中所述功率电平预算指示所述一个或 多个处理器内核可否在紧跟在所述第一时间段之后的第二时间段期间超过所述一个或多 个TDP值；以及电压调节器，用于为所述多个处理器内核供电。
25.如权利要求24所述的系统，还包括用于生成指示采样速率的信号的计时器，其中 所述第一逻辑以所述采样速率确定所述功率消耗值。3
26.如权利要求24所述的系统，还包括第三逻辑，用于基于所述功率电平预算改变提 供给所述多个内核中的至少一个内核的电压电平和/或所述多个内核中的至少一个内核 的工作频率。
27.如权利要求24所述的系统，还包括经由所述电压调节器耦合到所述处理器的电源。
28.如权利要求24所述的系统，还包括耦合在所述第二逻辑和所述第一逻辑之间的第三逻辑。
29.如权利要求24所述的系统，还包括一个或多个传感器，用于检测对应于所述多个 处理器内核中的一个或多个处理器内核的以下参数中的一个或多个参数的变化温度、工 作频率、工作电压、以及功率消耗。
30.如权利要求24所述的系统，还包括音频设备。
全文摘要
本发明描述关于处理器的动态热响应的确定性管理的方法和装置。在一个实施例中，可以利用可用的热裕量来以使得例如降低或甚至消除产品-产品间变化的确定性方式挖掘性能潜能。还公开其它实施例并要求其它实施例的权利。
文档编号G06F1/20GK101901033SQ20091024687
公开日2010年12月1日 申请日期2009年10月31日 优先权日2008年10月31日
发明者D·拉万, E·罗滕, L·芬克尔施泰因 申请人:英特尔公司