专利名称：电子电路的活动性监测的制作方法
技术领域：
本发明主要涉及电子电路，且尤其涉及对电路、组件或者电子电路的功能进行的 随时间推移的活动性监测。本发明更具体的应用于检测在黑客攻击企图(hacking attempt)影响下的电路的 不当操作。
背景技术：
在处理被认为在机密性方面起关键作用的数据的多个电路或组件中，期望提供针 对盗取(hack)这些数据的可能的企图的对策。一种特别的常见攻击是所谓的旁路攻击，其中，当集成电路执行保密数据处理的 操作时，对所述集成电路的功耗进行分析(DPA-差分功耗分析)。一般通过监测执行的关键算法的数量来执行旁路攻击检测。事实上，攻击者在数 据和/或密钥上作出大量的假设，而使得当分析电路功耗时，导致多次地执行算法。因此，常见的技术是在每个新的执行过程中使用递增或递减计数器，以检测何时 执行了太多的操作，随后采取适当的措施。将对操作次数的计数存储在集成电路的非易失 性存储器区域(EEPROM)中。事实上，电路在处于连续攻击期间，一般会重启，并且数据不会 丢失。可有多种类型的对策，但是最常用的一种是禁止集成电路操作。这种技术的缺点是它没有考虑时间因素，而时间因素在遭受到攻击的情况下很 重要。事实上，同一算法的多次执行预示着攻击可能快要到来，而它的高频率的重复则是更 为明确的攻击信号。
发明内容
我们期望有监测集成电路中的指定功能或操作的执行的方案。我们还期望考虑时间因素，且特别的，我们期望将意味着对电路数据的黑客攻击 企图的短时间间隔内的重复操作，与对应于正常的使用的足够的时间间隔内的相同数量的 操作进行辨别。因此，本发明的实施方式的目的是克服现有黑客攻击企图检测技术中的全部或部 分缺点。本发明的实施方式的另一个目的是提供易于实施的小体积的方案。本发明的实施方式的另一个目的是提供能够对同一电路的不同功能或操作实施 的方案。更一般的，本发明的实施方式旨在根据随时间推移的执行次数来监测集成电路的 操作或功能的活动性。为了实现全部或部分的这些目的以及其他目的，本发明的至少一个实施方式提供 了用于监测数字信号的方法，其中在被监视的信号处于第一状态期间，将第一 P-通道MOS晶体管置于负偏置温度不稳定性型的退化状态；当所述被监视的信号切换到第二状态时，测量代表第一晶体管的饱和电流的第一 数值；以及当该第一数值超过阈值时，切换检测信号。根据本发明的实施方式，所述第一数值是第一支路的中间点的电压，该第一支路 包括串联的至少第一晶体管和电阻元件。根据本发明的实施方式，将所述第一数值与由第二晶体管提供的第二相应数值进 行比较，当所述数值之间的差超过阈值时，切换所述检测信号。根据本发明的实施方式，被监测的信号是指示密码操作状态的信号。本发明还提供了用于监测数字信号的设备，包括在施加电源电压的两个终端之间的第一支路，该第一支路包括串联的第一 P-通道MOS晶体管、第一开关和第一电阻 元件；第二支路，该第二支路包括串联的第二开关、第二 P-通道MOS晶体管、第三开关和 第二电阻元件；第三支路，该第三支路能够给第一和第二支路的P-通道晶体管加偏置；比较器，该比较器对第一和第二支路的电阻元件两端各自的电压进行比较；以及元件，当被监测的信号处于第一状态时，该元件能够将所述第一支路的P-通道晶 体管的源极和漏极短路。根据本发明的实施方式，所述第一和第三开关是N-通道MOS晶体管。根据本发明的实施方式，通过反相器将所述被监测的数字信号应用到第一和第二 支路的相应的N-通道晶体管的栅极，且应用到形成所述元件的P-通道晶体管的栅极。根据本发明的实施方式，第三支路包括在施加电源电压的所述终端之间串联的 第四开关、P"通道MOS晶体管和电流源。根据本发明的实施方式，所述第二和第四开关是P-通道MOS晶体管。本发明还提供了电子电路，其包括至少一个执行密码功能的子组件；和至少一个用于监测指示所述功能的状态的信号的设备。在下面的结合附图的具体实施方式
的非限制性的说明中，将详细描述本发明的上 述目的、特征和优点。
图1是作为例子的电子电路的框图，本发明应用于该类型的电子电路；图2A和2B是示出了图1中的电路的功能激活信号的形状的例子的时序图，分别 为正常操作情况下和存在攻击时的时序图；图3是本发明的实施方式的框图；图4示出了图3中的监测电路的详细的实施方式；图5A、5B、5C和5D是示出了图4中的电路操作的时序图。
具体实施例方式
同一元件在不同附图中以相同的参考数字标注。为了清楚起见，仅示出了且将仅描述那些对理解本发明有用的步骤和元件。特别 的，没有详述由所描述的实施方式监测的功能或操作，能够由集成电路执行的本发明与由 数字信号激活的任何功能或操作相兼容，并且我们期望监测集成电路的执行频率相对于阈 值的变化。进一步的，在监测可能的攻击的应用中，没有详述对策，此处的本发明还与在检 测到攻击企图时所采用的任何常见的对策相兼容。图1是集成电路1的实施方式的框图，本发明应用于该类型的集成电路。该电路 一般包括处理单元11 (Pu)，一个或多个存储器12、13和14 (例如，其中有RAM或处理寄存 器)，一个或多个可重写的非易失性存储器(NVM)，一个或多个不可重写的非易失性存储器 (ROM)。电路1包括一个或多个控制、地址和数据总线15，以使不同组件能够相互通信，还 包括用于与电路1的外部设备通信的输入/输出接口 16(1/0)。根据本发明的应用，电路1 包括用于实施其他功能的其他组件或电路(由框17表示，电路板功能测试仪(FCT))。在一 优选实施方式中，为了保护组件(例如，智能卡类型的组件)，电路1特别包括负责执行实 施秘密量(密钥)功能(例如，加密、解密、扰码、签名计算功能等)的密码处理器18 (CP)。 根据另一个例子，希望用于活动性监测的集成电路包括存储器和密码处理器(不具有中央 处理单元)。下文中，将结合应用的例子来描述本发明，该应用监测电路的密码活动性以检测 可能的攻击。然而，它更普遍的应用于监测任何组件或电路的活动性，我们期望对照阈值对 所述任何组件或电路的操作的发生频率进行验证。例如，这方面的一个例子可为验证非易 失存储器中的删除/编程操作的频率，如果需要的话，延迟某些删除/编程操作以降低存储 器上的应力，从而提高它的寿命。图2A和2B是示出了被监测的信号EN的活动周期(由状态1专门表示)和空闲 周期(由状态0专门表示)的时序图。例如，信号EN是密码功能的使能信号。作为一种变 化，它是指示这种功能处于激活状态的状态信号。图2A示出了具有相对较长的空闲周期的正常操作，在此期间，执行一次或多次该 操作。实际上，空闲周期比活动周期长，电路的其他部分使用剩余时间来充分利用该功能提 供的数据。图2B示出了在存在不当操作的情况下(例如，存在攻击的情况下)的信号EN的 形状。密码操作的重复频率远远高于前种情况，并且最主要的是，该操作没有被空闲周期分 开。这应归于以下事实黑客具有伴随着对数据和/或密钥的连续的假设执行的密码操作， 并且他不等待进一步处理的数据就重启电路。事实上，该攻击包括在执行密码过程的期间 监测电路功耗以推断关于密钥的信息。立即重启电路以向其提供其他数据或假设，这也可 避免触发对策。图3是本发明的实施方式的框图。假设操作OP(例如，由图1中的框18实施)希 望被监测。假设被监测的信号接收使能信号EN。采样该使能信号以将其发送到提供信号 DET的监测电路2(SPY)，该信号DET指示可能的不当操作。作为一种变化，从功能OP内部 采样状态信号EN。电路2对照阈值分析信号EN的活动周期的频率以能够检测不当操作。根据描述的实施方式，利用了 P-通道MOS晶体管的寄生效应的优点，即，负偏置温度不稳定性(NBTI)。在特定偏置的情况下，电荷被收集到晶体管的栅极。这导致修正晶 体管的阈值电压(Vt)，且相应地修正它的饱和电流。这种退化是时间函数。晶体管的栅极 偏置到负电压而它的漏极、它的源极和它的基极接地时会产生NBTI晶体管退化或应力，或 者向它的栅极施加零电压而它的漏极、它的源极和它的基极接正电源电压时也会产生NBTI 晶体管退化或应力。这种现象通常发生在数字电路中的晶体管切换阶段，但它仅是瞬时现 象。在CMOS技术中，NBTI现象是公知的，并且希望在晶体管平常的操作中避免该现象。该现象在这里用于在被监测的功能处于激活状态期间弓I起检测晶体管的退化。随 后利用以下事实的优点一段时间后，晶体管返回到它的正常(非退化)状态，所述时间依 赖于，尤其是，退化的程度。NBTI现象在本领域中是公知的。例如，下述文献中描述了 NBTI现象Dieter K. Schroder 和 Jeff A. Babcock 在 2003 年 7 月发表于 Journal ofApplied Physics，第 94 卷，第 1-18 页的论文"Negative biastemperature instability :Road to cross in deep submicron siliconsemiconductor manufacturing，，，M. Alam 禾口 S. Mahapatra $ 2005 年 1 月发表于 Microelectronic Reliability，第 45 卷，第 1 期，第 71-81 页的论文“A comprehensive model of PMOS NBTI degradation，，。图4是如图3所示出的检测电路2的详细电路图。原则是将P-通道MOS晶体管Pl的特性与晶体管P2的特性进行比较，在被监测 的功能的激活期间Pl将经受NBTI-型的退化，而P2也具有P通道但在这些期间不经受退 化。为了这个目的，两个支路21和22并联在施加正电源电压Vdd的两个终端23和24之 间，每个支路包括串联的晶体管Pl或P2中的一个、开关(例如，N-通道晶体管)Nl (相应的 N2)、电阻元件Rl (相应的R2)。支路22进一步包括晶体管P2和终端23之间的开关(例 如，P-通道MOS晶体管P5)，为了功能能够被监测，该开关由信号EN控制。为了启动所述功 能，晶体管W和N2的栅极接收信号EN的反相信号(反相器25)。将晶体管m与电阻Rl 之间的互连节点26和晶体管N2与电阻R2之间的互连节点27连接到输出检测结果DET的 比较器28 (COMP)的输入端，而节点26和27为晶体管附和N2的源极。实际上，比较器28 间接地比较与晶体管Pl和P2的饱和电流有关的数据。由第三支路29确保晶体管Pl和P2的偏置，第三支路29包括在终端23和24之 间串联的由信号EN控制的开关(例如，P-通道MOS晶体管P6)、P-通道晶体管P3和电流 源30，晶体管P3由二极管装配(栅极和漏极相互连接)，并且它的栅极连接到晶体管Pl和 P2的相应的栅极。偏置支路29可由N-通道MOS晶体管N3进行控制，N3将晶体管P3的漏极(连接 到电流源30)接地24。晶体管N3的栅极接收使能信号EN。进一步的，栅极也接收信号EN 的晶体管N4将晶体管P2的漏极接地。通过在信号EN处于高状态时P-通道MOS晶体管P4短接晶体管Pl的源极和漏极， 可将测量晶体管Pl置于退化状态。为了这个目的，晶体管P4的栅极连接到反相器25的输 出端。通过构造，晶体管P2的基极以及组件中的所有P-通道晶体管的基极都连接到它的 源极(因而连接到电压Vdd)。图5A、5B、5C和5D是示出了图4中的电路操作的时序图。图5A示出了被监测的 信号EN的形状的例子。图5B和5C示出了晶体管Pl和P2的各自的漏极电压Vmes和Vkef的各自的形状。图5D示出了由放大器28提供的信号DET的形状。假设最初测量晶体管Pl没有受到应力。当信号EN被首次激活时(时刻tl，图5A)， 晶体管N3和N4开启。这导致晶体管Pl和P2的栅极以及晶体管P2的漏极接地。在它们 各自的栅极接收信号EN的晶体管P5和P6关闭。因此电压Vkef变为0 (忽略在开启状态下 晶体管N4的压降)。进一步的，反相器25阻止晶体管m和N2。相应的，支路21和22都 被关闭。在测量晶体管侧，反相器25开启晶体管P4。相应的，晶体管Pl的源极、基极和漏 极的电压都为Vdd (忽略在开启状态下晶体管P4的压降)，而它的栅极接地。随后将晶体管 Pl置于NBTI退化状态，并且在它的栅极氧化层进行电荷积聚。在时刻t2，当使能信号EN无效时，通过关闭晶体管P4可使该应力消失。同时，开 启晶体管Ni、N2和P5、P6，且关闭晶体管N3和N4。随后开始测量阶段，支路21和22都 被激活。比较器28比较节点26和27处的电压电平，在该阶段，其对应于电压电平Vmes和 Vkef(忽略在开启状态下晶体管m和N2的压降)。通过关闭晶体管N3可激活偏置支路29。 从而启动晶体管Pl和P2。如图5B所示出的时序图，晶体管Pl关闭时，已经发生的电荷积 聚在该晶体管中转变成低电平，其导致电压Vmes小于标称电平Vl (电阻Rl被固定)。在第 二支路侧，电压Vkef取值V2，V2受电阻R2的值的制约。电平Vl和V2不需要相同。这取决 于切换阈值(即，比较器28的电压Vmes和Vkef(或相反)之间的电平差)是由其中的内置偏 置设定，还是由电阻Rl和R2的值设定。由于电压Vkef在测量期间不改变，因此低于对应于 电压Vmes的值TH的阈值时，则认为晶体管Pl已累积了足够的退化，从而认为发生了不当操 作。在时序图的左侧部分，假设NBTI寄生效应从时刻t3消失，在该时刻，晶体管Pl和 P2变得再次相同，且电压Vmes取值Vl。时序图的右侧部分示出了电路的不当操作，例如，黑客攻击企图。在这种情况下， 信号EN的激活周期彼此之间靠的非常近。结果，晶体管Pl没有时间返回到它的正常状态。 当(时刻t4)在晶体管Pl的栅极氧化层进行电荷积聚而使得电压Vmes下降到低于阈值TH 时，比较器28进行切换操作(信号DET，图5D)。信号DET的利用可以是电路截止、控制的激活、延迟另一个动作的事实(例如，在 写入非易失性存储器中的情况下)等。所描述的实施方式的优点是现在可以考虑电路激活周期的频率，而不再仅仅考 虑它们的数量。另一个优点是晶体管Pl的退化独立于电源电压的任何噪声或干扰(在退化期 间，使晶体管Pi的两个导电终端-漏极和源极-的电压为同一电压)。进一步的，该退化对 不同性质的可能的攻击不敏感，例如，该退化对激光攻击不敏感。另一个优点是不再需要对EEPROM执行连续的写操作，其降低了该存储器上的应 力。另一个优点是检测电路占用的空间小。因此，根据本实施方式，可以在同一个电 子电路中分配多个电路2以监测不同的使能信号。已经描述了本发明的多种实施方式，并且本领域技术人员可做各种变换和修改。 特别的，本发明实施例的实际应用，尤其是，用于触发检测信号的阈值的选择取决于应用， 且基于前面给出的功能指示，该选择在本领域技术人员的能力范围之内。进一步的，尽管已结合用于密码功能激活信号的监测的例子描述了本发明的实施方式，然而，一旦期望监测数字信号的激活周期的频率变化，它的应用就会更普遍。而且，也可设想其他的测量电路。 例如，对于给定的电路，比较器28使用的基准值可由电阻分离电桥提供。然而，使用与晶体 管Pl的支路类似的支路的优点在于避免可能的发散。
权利要求
1.一种用于监测数字信号(EN)的方法，其中在被监视的信号处于第一状态期间，将第一 P-通道MOS晶体管(Pl)置于负偏置温度 不稳定性(NBTI)型的退化状态；当所述被监视的信号切换到第二状态时，测量代表第一晶体管(Pl)的饱和电流的第 一数值(Vmes)；以及当该第一数值超过阈值(TH)时，切换检测信号(DET)。
2.如权利要求1所述的方法，其中所述第一数值是第一支路(22)的中间点(26)的电 压，该第一支路(22)包括串联的至少第一晶体管(Pl)和电阻元件(Rl)。
3.如权利要求1所述的方法，其中将所述第一数值(Vmes)与由第二晶体管(P2)提 供的第二相应数值(Vkef)进行比较，当所述数值之间的差超过阈值时，切换所述检测信号 (DET)。
4.如权利要求1所述的方法，其中被监测的信号(EN)是指示密码操作状态的信号。
5.一种用于监测数字信号的设备，包括在施加电源电压(Vdd)的两个终端(23，24)之间的第一支路(21)，该第一支路(21)包括串联的第一 P-通道MOS晶体管(Pl)、第一开关 (Ni)和第一电阻元件(Rl)；第二支路(22)，该第二支路(22)包括串联的第二开关(P5)、第二 P-通道MOS晶体管 (P2)、第三开关(N2)和第二电阻元件(R2)；第三支路(29)，该第三支路(29)能够给所述第一和第二支路的P-通道晶体管加偏置；比较器(28)，该比较器(28)对第一和第二支路的电阻元件两端各自的电压进行比较；以及元件(P4)，当被监测的信号处于第一状态时，该元件(P4)能够将所述第一支路的P-通 道晶体管的源极和漏极短路。
6.如权利要求5所述的电路，其中所述第一和第三开关是N-通道MOS晶体管(N1，N2)。
7.如权利要求6所述的电路，其中通过反相器(25)将被监测的数字信号应用到第一支 路(21)和第二支路(22)的相应的N-通道晶体管的栅极，且应用到形成所述元件的P-通 道晶体管(P4)的栅极。
8.如权利要求5所述的电路，其中第三支路(29)包括在施加电源电压(Vdd)的所述 终端(23，24)之间串联的第四开关(P7)、P-通道MOS晶体管(P3)和电流源(30)。
9.如权利要求8所述的电路，其中所述第二和第四开关是P-通道MOS晶体管(P5，P6)。
10.一种电子电路(1)，包括至少一个执行密码功能的子组件(18)；和至少一个根据权利要求5所述的设备(2)，所述设备用于监测指示所述功能的状态的信号。
全文摘要
用于监测数字信号的方法和设备，其中，在被监视的信号处于第一状态期间，将第一P-通道MOS晶体管置于负偏置温度不稳定性型的退化状态；当所述被监视的信号切换到第二状态时，测量代表第一晶体管的饱和电流的第一数值；以及当该第一数值超过阈值时，切换检测信号。
文档编号G06F21/00GK101996125SQ20101025265
公开日2011年3月30日 申请日期2010年8月10日 优先权日2009年8月12日
发明者西尔维·维达尔 申请人:意法半导体(胡希)公司