电子电路的制作方法
【专利摘要】本发明涉及一种用于放大有效信号的电子电路，包括：比较器，其具有第一输入端、第二输入端和输出端，其中提供连接，该连接将有效信号引导至第一输入端；第一驱动级，其包括输入端和输出端，其中第一驱动级包括至少一个第一推挽端级，其中比较器的输出端引导至第一驱动级的输入端；低通滤波器，其具有输入端和输出端，其中第一驱动级的输出端引导至低通滤波器的输入端；第一反馈网络，其将第一驱动级的输出端与比较器的第二输入端相连接；和第二反馈网络，其将低通滤波器的输出端与比较器的第二输入端相连接。
【专利说明】电子电路【技术领域】
[0001 ] 本发明涉及一种用于放大有效信号的电子电路。
【背景技术】
[0002]将基于传感器单元和上级单元，例如测量发射器之间的信号传输，解释本发明针对的问题。然而，应用领域能够延伸至通用系统，在该情况下，传输和放大信号，特别是功率。
[0003]通常连接至测量发射器的是电缆，其能够引导至含有传感器的元件，例如传感器，通常为外围装置。通常经由插塞连接发生与传感器元件的连接，例如通过电去耦、尤其是感应接口。因而，能够无接触地传输电信号。该电隔离提供关于腐蚀保护、电压隔离、避免插塞的机械磨损等等的优点。
[0004]感应接头通常具体实施为一种具有两个线圈的系统，例如，这两个线圈插塞在彼此之中。通常，被施加至线圈的信号发射数据和能量两者。在该情况下，能量必须被充分地大，以便通常为连接至插塞的外围装置的含有传感器的元件被充分供应能量，因而确保持续测量操作。
[0005]为了操作连接至测量发射器的线圈，必须提供足够的功率。相关功率范围约为30mW。在来自工业的，通常具有例如约30mW总能量预算的4..20mA电流环的系统操作情况下，系统组件的效率是决定性因素。
[0006]通常，发送来自测量发射器的数字信号，并且作为振幅调制信号，经由感应接口将其转发至外围装置。例如， 能够通过经由振荡电路产生线圈信号，发生振幅调制，从可变直流供电电压提供该振荡电路。如果该直流电压升高或降低作为数据信号的函数，则在适当设计的振荡电路的情况下，传输系统的线圈电压就能够分别升高或降低作为数据信号的函数，能够实施线圈信号的振幅调制。
[0007]在一种简单实施中，首先，数字信号被转化为模拟信号，在高电平(因而数字“I”)的情况下，该模拟信号呈现特定电压，并且在低电平(因而数字“O”)的情况下，该模拟信号呈现例如小约10%的电压。能够在线性放大器中放大该模拟信号，在线性放大器的输出端，可获得具有足够功率的这种电压，以便通过其持续向外围装置供电。
[0008]在这种类型的线性放大器的情况下，用于约20mW功率区域的许多集成电路是可商用的，例如许多运算放大器具有能够提供约30mW功率的输出晶体管。
[0009]在应用线性放大器的情况下，一种决定性缺点在于，使用所谓的A-、B_或AB-拓扑的那些放大器具有不良效率，这是因为可在过大电压电平下可用的能量，在输出级的功率晶体管中被转化为热。
[0010]对于其中需要高功率的应用，例如，在用于HIFI应用的、其中因此也必须考虑功率晶体管可观的热发生量的200W音频放大器的情况下，应用提高效率的方法。一种提高效率的已知方法在于不再以线形操作驱动功率晶体管，而是利用开关晶体管。例如，在所谓的D类放大器的情况下使用该原理。[0011]通常能够将D类放大器分为三个区域。第一区域由具有用于有效信号的输入端的一级组成，其将有效信号转换为脉冲宽度调制信号。通常，这通过使用信号发生器和比较器发生。首先，比较器比较有效信号和由信号发生器产生的比较信号，通常是三角形信号。取决于两个信号中哪个信号具有较高电压，比较器转换其输出。这种所谓的脉冲宽度调制(PWM)的结果是下列矩形信号，其具有与比较信号不同的脉冲宽度和相同频率。脉冲宽度描绘了关于音频信号的振幅和频率的信息。
[0012]在第二区域中，通过放大器放大来自比较器的PWM信号。
[0013]通过滤出PWM频率的低通滤波器形成第三区域。
[0014]在现有技术中，在应用该技术的通常情况下，都以大于IOOmW的功率传输操作功率模拟电子器件。在该情况下，主要目标在于防止功率损失，并且由此避免冷却措施。用于高于IOOmW功率区域的集成电路是可商用的。
[0015]由于在约30mW功率区域中，能够省略冷却措施，作为规则，不需要更高效率，所以用于该应用的能量有效集成电路不是可商用的。
【发明内容】
[0016]因此，本发明的目标在于提供一种具有闻效率的放大电路，其能够驱动约30mW的功率，并且只使用可商用的标准1C。
[0017]本发明通过一种电子电路实施，其包括:
[0018]-比较器，其具有第一输入端、第二输入端和输出端，其中提供连接，该连接将有效信号引导至第一输入端，
[0019]-至少一个第一驱动级，其包括输入端和输出端，其中第一驱动级包括至少一个第一推挽端级，其中比较器的输出端引导至第一驱动级的输入端，
[0020]-低通滤波器，其具有输入端和输出端，其中第一驱动级的输出端引导至低通滤波器的输入端，
[0021]-第一反馈网络，其连接第一驱动级的输出端和比较器的第二输入端，和
[0022]-第二反馈网络，其连接低通滤波器的输出端和比较器的第二输入端。
[0023]应用第一和第二反馈网络尤其有利。这使得可能作为自振荡放大器构造电子电路。为此，放大器需要总反馈网络，首先处于足够高频率下的该放大器具有360°相移以及为I的放大，并且由此导致振荡。其次，放大器在有效频带中需要约180°的相移以及因此需要反耦合，其对于有效频率用作放大器。第二需求的问题在于，低通滤波器也导致有效信号相移，并且使得难以稳定控制，在最坏情况下，甚至不能稳定控制。第一和第二反馈网络提供低通滤波器之前的一部分反馈，使得稳定控制变为可能。
[0024]在优选的进一步发展中，第一驱动级包括并联连接的至少两个门电路。多个门电路并联连接导致第一驱动级的阻抗减小，并且由此导致效率提高。
[0025]在有利进一步发展中，电子电路还包括至少一个第二驱动级，其具有输入端和输出端，其中第二驱动级连接在比较器和第一驱动级之间，即比较器的输出端引导至第二驱动级的输入端，第二驱动级的输出端引导至第一驱动级的输入端，并且其中第二驱动级包括至少一个第二推挽端级。
[0026]弓I入第二驱动级使得可能进一步提高效率。[0027]优选地，第一驱动级和/或第二驱动级是数字门电路。使用数字门电路作为驱动级的本质优点在于，它们具备用于防止横向电流的高效机构，这意味着效率提高。
[0028]优选地，第一驱动级和/或第二驱动级以CMOS技术被具体实施。通过应用具有P沟道和η沟道场效应晶体管的互补技术，能确保始终有一个晶体管阻断，而另一个导通。因而，能够进一步提高效率。尤其证明，对第一和/或第二推挽端级使用CMOS技术尤其有利。
[0029]优选地，第一和/或第二驱动级的至少一个输入端包括施密特触发器。施密特触发器缓慢地将交流信号转换为明确限定的、无跳动输出信号，并且有效地降低供应路径中的输入级中的横向电流。
[0030]在优选的进一步发展中，第二驱动级驱动小于或等于第一驱动级供电电压的供电电压。
[0031]优选地，第二驱动级具有小于第一驱动级的驱动功率。
[0032]上述措施都有助于决定性地降低电流耗损，并且由此提高效率。
[0033]在优选实施例中，电子电路的调制范围包括一受限区域，尤其是第二驱动级的供电电压的20%至80%。
[0034]有利地，第一反馈网络包括至少一个串联电阻器。由于该串联电阻器，所以能够保持自振荡。此外，该串联电阻器是用于调节比较器的输入电压的分压器的一部分。
[0035]优选地，第二反馈网络包括至少一个串联电容器和接地电容器。
[0036]在优选的进一步发展中，提供一种子电路，其包括:
[0037]-运算放大器，其具有第一输入端、第二输入端和输出端，其中连接使有效信号引导至运算放大器的第二输入端，其中运算放大器的输出端经由至少一个电阻器引导至接地电容器之后的第二反馈网络，和
[0038]-分压器，其连接在低通滤波器的输出端和大地之间并且具有中心节点，并且其中分压器的中心节点弓I导至运算放大器的第一输入端。
[0039]由于具有子电路的电子电路的进一步发展，所以可能提高负荷调节。
[0040]优选地，第一反馈网络还包括至少一个串联电容器。该串联电容器用于直流去耦第一反馈网络。
[0041]在有利进一步发展中，低通滤波器包括LC单元。
[0042]在有利实施例中，比较器的传播时间为低通滤波器极限频率倒数的5%至30%。由此，能够这样设计系统，使得首先，系统的自振荡频率位于极限频率以上很多，使得足以被低通滤波器清除。其次，比较器的电流损耗不太剧烈地降低系统的效率(实际上，关联传播时间变短的始终是电流损耗的增加)。
[0043]优选地，设计电子电路，使得其驱动低于30mW的功率。
【专利附图】
【附图说明】
[0044]将基于附图更详细地解释本发明，附图示出如下:
[0045]图1a是第一实施例的本发明电路的示意概述图，
[0046]图1b是第二实施例的本发明电路的示意概述图，
[0047]图2是第二实施例的本发明的电路，和
[0048]图3是第三实施例的本发明的电路。[0049]在附图中，相同的特征具有相同的附图标记。
【具体实施方式】
[0050]以附图标记I整体指示本发明的电路。首先，将基于图1a解释本发明的操作。基于信号流，电子电路I包括下列组件:信号输入端2 ；比较器3 ;第一驱动级5 ;低通滤波器6 ;和信号输出端7。经由第一反馈网络8，将来自第一驱动级5的输出端的信号反馈给比较器。此外，经由第二反馈网络9，将来自低通滤波器6的输出端的信号反馈给比较器8。图1b示出具有另外的、第二驱动级4的图1a的电路。第二驱动级4连接在比较器3和第一驱动级5之间。
[0051]现在将在下文中基于图2，更详细地描述个别组件。
[0052]经由信号输入端2将有效信号输入到比较器3的第一输入端3.1。在给定情况下，经由具有电阻器2.1,2.2和2.3以及相应的电压源2.Vcc的耦合网络，调节有效信号，以便其具有用于下游比较器3的正确电压电平。
[0053]比较器3的第二输入端3.2被连接至由电阻器8.1组成的第一反馈网络8，并且被连接至由组件电容器9.1、电容器9.2和电阻器9.3组成的第二反馈网络9。按一定规格形成反馈网络8、9，即它们与比较器3—起形成振荡电路。图2、图3的电路原理分别依赖下列事实，即振荡以可变占空比发生，并且能够经由施加给比较器3的第一输入端3.1的输入电压的变化，连续调节振荡的占空比长度。
[0054]如图la、图1b分别已示出的，可以包括单独驱动级或多个驱动级。在下文中，将基于具有第一驱动级5和第二驱动级4的电路，解释本发明。通过应用多个驱动级，能够进一步提高效率，其中两个驱动级在电路复杂性和效率之间形成良好的折衷(也参见下文)。
[0055]首先连接至比较器3的输出端3.0ut的是第二驱动级4。驱动级4包括推挽端级，并且通常实施为具有施密特触发器输入端的CMOS门电路驱动器，并且以供电电压4.Vcc操作。当然，也可以考虑推挽端级的其他实施方式，例如TTL技术。
[0056]因而，在驱动级4的输出端4.0ut上存在和比较器3的输出端3.0ut相同的逻辑电平。
[0057]驱动级4的输出端4.0ut连接至第一驱动级5。在该实例中，驱动级5实施为并联的三个门电路5.1、5.2和5.3。门电路5.1、5.2和5.3每个都包括推挽端级，并且实施为具有施密特触发器输入端级的反相CMOS门电路。当然，也能够实施推挽端级的其他实施例，例如以TTL技术实施。同样地，应用单个门电路、仅两个门电路或仍更多门电路的并联电路提供其他选项。
[0058]如上所述，第一驱动级5作为反相组件实施。作为其结果，第二驱动级作为非反相门电路实施，并且在比较器3的非反相输入端(其为第二输入端3.2)上发生反馈。当然，另一选项在于第一驱动级5是非反相的，并且第二驱动级4是反相的。如果两个驱动级4、5相同，即两个驱动级或者非反相，或者反相，相应地，反馈就在比较器的反相输入端(其为第一输入端3.1)上发生。
[0059]使用三个门电路5.1、5.2和5.3，以便通过并联电路降低阻抗。门电路5.1、5.2和5.3以供电电压5.Vcc操作。有利地,供电电压5.Vcc高于第二驱动级4的供电电压4.Vcc0
[0060]应用双级驱动器方法关于效率具有优点。通常，模拟组件(诸如比较器)产生的上升沿以较大量级慢于数字组件的信号边沿。因而在比较器输出端3.0ut上电平变化期间导致特定的时间窗口，在该时间窗口期间，比较器3的输出电压位于两个决定性阈值之间的中间区域中，在该情况下，数字施密特触发器输入端检测电平变化。过渡区域中的剩余时间越短，门电路的输入端边沿处就越陡。由于下列原因，第一驱动级5的输入端上的过渡区域中的剩余时间有意义:只要数字施密特触发器输入端上的信号电平位于开关阈值之间的过渡区域中，就内在地不能完全防止第一驱动级5中的横向电流。因此，对于在过渡区域中存在输入电压的持续时间，数字门电路的电流损耗显著升高。在该情况下，横向电流明显更高，数字门电路的供电电压更高，欧姆数更低，实施数字门电路更快。
[0061]如果第二驱动级4连接在第一驱动级5和比较器3之间，横向电流就仅在单一级处输入端上，而非在三个输入级上发生，即仅在第二驱动级4的输入级处发生。
[0062]此外，能够通过以较低供电电压4.Vcc操作第二驱动级4，并且通过使用具有较低驱动功率的CMOS族，降低横向电流，因而，该横向电流小于第一驱动级5的横向电流。
[0063]图2电路的振荡行为由下列特征产生。
[0064]如果比较器3的第一输入端3.1上的电压电平低于第二输入端3.2上的电平,就在比较器3的输出端3.0ut上产生低电平。因而，通过第一驱动级5的反相，导致输出端
5.0ut上存在高电平。然后，经由电阻器8.1和9.3的网络，对电容器9.2充电。如果电容器9.2上的电压达到比较器3的第一输入端3.1的电压电平，就在比较器3的输出端3.0ut上和在第一驱动级5的输出端5.0ut上导致电平变化。然后，作为结果，第一驱动级5的输出端处于低电平，这继而导致对电容器9.2新一次放电。
[0065]结果，该行为导致环的自振荡，其具有下列特性，即比较器3的第二输入端3.2上的电平在第一输入端3.1上的直流电平附近振荡。
[0066]因而，在第一驱动级5的输出端上，产生脉冲宽度调制(PWM)信号。该矩形信号的决定特性在于，该PWM信号在平均时间内，独立于驱动级5的供电电压5.Vcc和独立于振荡频率地，具有恒定直流电压分量。该直流电压分量的值正是在电阻8.1和9.3的分压器上产生在中间相等电压所需的值，所述电压处于比较器3的第一输入端3.1上。
[0067]如果连接至第一驱动级5的输出端5.0ut的是优选由线圈6.1和电容器6.2组成的低通滤波器6，就在输出端上建立精确具有该恒定值的直流电压。代替线圈6.1，作为替换方式，也可以具有增大功率消耗的缺点的电阻器。
[0068]第一驱动级5的输出端5.0ut上的有效占空比代表了被施加至比较器3的第一输入端3.1的信号。相应地，也在低通滤波器6的输出端6.0ut上形成可根据时间变化的电压曲线。
[0069]这样设计电子电路1，使得低通滤波器6的极限频率如此低，以致充分抑制PWM信号的振荡频率的残余波动。同时，低通滤波器6的极限频率必须足够高，以便不剧烈地减弱在第一输入端3提供的频率分量。
[0070]电容器9.1的目的在于最优化系统的负荷调节。例如，如果低通滤波器6的输出端6.0ut上的瞬时负荷峰值导致电容器6.2放电，电容器9.1就起下列作用，即降低电容器
9.2的电压，并且因此瞬时提高第一驱动级5的输出端上的占空比。结果，将更大的电流泵入线圈6.1，并且经由该补充电流值将电容器6.2重新充电回至期望的标定值。
[0071]为了提高电子电路I的特性，限制调制范围。因而，例如信号输出端7上的电压仅为第一驱动级5的供电电压5.Vcc的最多80%，以及最低20%。
[0072]在图3中示出提供改进负荷调节的实施例。增加经由分压器11操作的运算放大器12。在该情况下，分压器11的中心节点11.center引导至运算放大器12的第一输入端12.1。将输入信号提供给运算放大器12的第二输入端12.2。运算放大器12的输出端
12.0ut经由电阻器12.3引导至第二反馈网络9的电容器9.2和电阻器9.3之间。因而，运算放大器12形成调节放大器，其确保低通滤波器6的输出端6.0ut上的直流电平对应于期望电压。图3中示出的子电路10作为补偿控制能够连同另外的组件在给定情况下补偿在线圈6.1的寄生电阻中发生的电压降，在图2的电路中不能补偿该电压降，这是因为电阻器8.1两端的直流电压比较电平在第一驱动级5的输出端5.1处，以及因此在线圈6.1之前被引出。
[0073]图3中所示的拓扑的进一步优点在于，通过其快速地安排具有第一反馈级(由第一和第二反馈网络8和9组成)和第二反馈级(由放大器12和开关网络11组成)的双级控制环。这种比较器输入端上的开关信号的双级反馈的优点在于，对于第二反馈级，能够使用具有较小电流损耗的比较慢的调节放大器。
[0074]附图标记列表
[0075]I电子电路
[0076]2信号输入端
[0077]2.1 2的电阻器
[0078]2.2 2的电阻器
[0079]2.3 2的电阻器
[0080]2.Vcc 2的匹配电压源
[0081]3比较器
[0082]3.1 3的第一输入端
[0083]3.2 3的第二输入端
[0084]3.0ut 3的输出端
[0085]4第二驱动级
[0086]4.1n 4的输入端
[0087]4.0ut 4的输出端
[0088]4.Vcc 4的供电电压
[0089]5第一驱动级
[0090]5.1 5的第一门电路
[0091]5.2 5的第二门电路
[0092]5.3 5的第三门电路
[0093]5.1n 5的输入端
[0094]5.0ut 5的输出端
[0095]5.Vcc 5的供电电压
[0096]6低通滤波器
[0097]6.16 的线圈
[0098]6.26的电容器[0099]6.1n6的输入端
[0100]6.0ut6的输出端
[0101]7信号输出端
[0102]8第一反馈网络
[0103]8.18的电阻器
[0104]8.28的电容器
[0105]9第二反馈网络
[0106]9.19的电容器
[0107]9.29的电容器
[0108]9.39的电阻器
[0109]10子电路
[0110]11分压器
[0111]11.111的电阻器
[0112]11.211的电阻器
[0113]11.center 11 的中心节点
[0114]12运算放大器
[0115]12.112的第一输入端
[0116]12.212的第二输入端
[0117]12.312的电阻器
[0118]12.0ut12 的输出 端
【权利要求】
1.一种用于放大有效信号的电子电路(I)，包括: -比较器(3)，所述比较器(3)具有第一输入端(3.1)、第二输入端(3.2)和输出端(3.0ut), 其中，提供连接(2 )，所述连接(2 )将所述有效信号引导至所述第一输入端(3.1)， -至少一个第一驱动级(5)，所述第一驱动级(5)包括输入端(5.1n)和输出端(5.0ut), 其中，所述第一驱动级(5)包括至少一个第一推挽端级， 其中，所述比较器(3)的所述输出端(3.0ut)引导至所述第一驱动级(5)的所述输入端(5.1n), -低通滤波器(6)，所述低通滤波器(6)具有输入端(6.1n)和输出端(6.0ut), 其中，所述第一驱动级(5)的所述输出端(5.0ut)引导至所述低通滤波器(6)的所述输入端(6.1n), -第一反馈网络(8)， 所述第一反馈网络(8)使所述第一驱动级(5)的所述输出端(5.0ut)与所述比较器(3)的所述第二输入端(3.2)连接，和-第二反馈网络(9), 所述第二反馈网`络(9)使所述低通滤波器(6)的所述输出端(6.0ut)与所述比较器(3)的所述第二输入端(3.2)连接。
2.根据权利要求1所述的电子电路(1)， 其中，所述第一驱动级(5)包括并联连接的至少两个门电路(5.1、5.2)。
3.根据权利要求1或2所述的电子电路(1)， 进一步地包括: 至少一个第二驱动级(4)，所述第二驱动级(4)具有输入端(4.1n)和输出端(4.0ut), 其中，所述第二驱动级(4)连接在所述比较器(3)和所述第一驱动级(5)之间，以及 其中，所述第二驱动级(4)包括至少一个第二推挽端级。
4.根据权利要求1至3中的至少一项所述的电子电路(I)， 其中，所述第一驱动级(5 )和/或所述第二驱动级(4 )是数字门电路。
5.根据权利要求1至4中的至少一项所述的电子电路(1)， 其中，所述第一驱动级(5)和/或所述第二驱动级(4)是CMOS技术的驱动级。
6.根据权利要求1至5中的至少一项所述的电子电路(I)， 其中，所述第一和/或第二驱动级的至少一个输入端(4.1n、5.1n)包括施密特触发器。
7.根据权利要求3至6中的至少一项所述的电子电路(1)， 其中，所述第二驱动级(4)以小于或等于所述第一驱动级(5)的供电电压(5.Vcc)的供电电压(4.Vcc)操作。
8.根据权利要求3至7中的至少一项所述的电子电路(1)， 其中，所述第二驱动级(4)具有小于所述第一驱动级(5)的驱动功率。
9.根据权利要求1至8中的至少一项所述的电子电路(1)， 其中，所述电子电路(I)的调制范围包括一受限范围，尤其是所述第二驱动级(5)的所述供电电压(5.Vcc )的20%至80%。
10.根据权利要求1至9中的至少一项所述的电子电路(1)，其中，所述第一反馈网络(8)包括至少一个串联电阻器(8.1)。
11.根据权利要求1至10中的至少一项所述的电子电路(1)， 其中，所述第二反馈网络(9)包括至少一个串联电阻器(9.1)和接地电容器(9.2)。
12.根据权利要求1至11中的至少一项所述的电子电路(1)， 其中，提供子电路(10)，所述子电路(10)包括: -运算放大器(12)，所述运算放大器(12)具有第一输入端(12.1 )、第二输入端(12.2)和输出端(12.0ut), 其中，连接(2)将有效信号引导至所述运算放大器(12)的所述第二输入端(12.2)，其中，所述运算放大器(12)的所述输出端(12.0ut)经由至少一个电阻器(12.3)，引导至所述接地电容器(9.2 )之后的所述第二反馈网络(9 )，和 -分压器(11)，所述分压器(11)连接在所述低通滤波器(6 )的所述输出端(6.0ut)和大地之间，并且具有中心节点(11.center),以及 其中，所述分压器(11)的所述中心节点(11, center )引导至所述运算放大器(12 )的所述第一输入端(12.1)。
13.根据权利要求1至12中的至少一项所述的电子电路(1)， 其中，所述第一反馈网络(8)进一步地包括至少一个串联电容器(8.2)。
14.根据权利要求1至13中的至少一项所述的电子电路(1)， 其中，所述低通滤波器(6 )包括LC单元(6.1、6.2 )。
15.根据权利要求1至14中的至少一项所述的电子电路(1)， 其中，所述比较器(3)的传播时间为所述低通滤波器(6)的极限频率倒数的5%至30%。
16.根据权利要求1至15中的至少一项所述的电子电路(1)， 其中，设计所述电子电路(I )，使得其驱动低于30mW的功率。
【文档编号】H03F1/02GK103795349SQ201310470783
【公开日】2014年5月14日 申请日期:2013年10月10日 优先权日:2012年10月29日
【发明者】比约恩·哈斯, 斯特凡·皮尔茨 申请人:恩德莱斯和豪瑟尔测量及调节技术分析仪表两合公司