专利名称：基于pxi总线的多通道并行隔离数据采集装置的制作方法
技术领域：
本发明涉及一种数据采集装置，具体涉及一种并行隔离数据采集装置。
背景技术：
国内外现有的PXI总线数据采集装置，无法实现多个并行的数据采集通道间的相 互隔离，而且在采样精度、输入范围、带宽和采样速率等参数都难以兼顾。如NI公司提供的 SC系列PXI隔离采样模块，隔离通道为8个，分辨率16位，输入范围为-IOV到+10V，采样 速率不高于200KSa/s ；国内航天测控公司的AMC4300系列并行A/D模块仅提供4个数据采 集通道，且不支持隔离功能；陕西海泰公司的HTPXI4484 PXI同步数据采集模块直流准确 度仅为0. 2%，亦不支持隔离功能。但是随着科学技术的发展，航天、军事等领域中对通道隔离的要求、并行采样采集 的精度，尤其是微弱信号检测、速度要求越来越高，现有PXI总线数据采集模块难以同时兼 顾以上要求。
发明内容
本发明为了解决现有PXI总线数据采集模块难以同时兼顾各通道隔离、并行采样 采集的精度高以及采用速度快的问题，而提出的基于PXI总线的多通道并行隔离数据采集
直O基于PXI总线的多通道并行隔离数据采集装置，它由N个同样的高速数据采集通 道、可编程逻辑控制模块、PXI总线接口桥接模块和存储模块组成；所述N为2以上的自然 数；所述高速数据采集通道的数据采集输入端与外部信号接口相连；高速数据采集通道的 数据信号输出输入端与可编程逻辑控制模块的数据及控制信号输入输出端相连，所述可编 程逻辑控制模块的存储数据信号输出输入端与存储模块的存储数据信号输入输出端相连； 所述可编程逻辑控制模块的发送数据信号输出输入端与PXI总线接口桥接模块的第一发 送数据信号输入输出端相连；所述可编程逻辑控制模块的数据放大控制信号输出端与高速 数据采集通道的数据放大控制信号输入端相连；所述可编程逻辑控制模块的触发信号输入 端与外部信号接口相连；PXI总线接口桥接模块的第二发送数据信号输入输出端与PXI总 线相连；所述高速数据采集通道由模拟输入接口模块、信号调理模块、模/数转换模块、磁 耦隔离模块、光耦隔离模块和隔离供电模块组成；所述模拟输入接口模块的数据采集输入 端即为高速数据采集通道的数据采集输入端；模拟输入接口模块的数据信号输出端与信号 调理模块的数据信号输入端相连，信号调理模块的数据信号输出端与模/数转换模块的数 据输入端相连，模/数转换模块的数据信号输出输入端与磁耦隔离模块的第一数据信号输 入输出端相连，磁耦隔离模块的第二数据信号输出输入端即为高速数据采集通道的数据信 号输出输入端；光耦隔离模块的数据放大控制信号输入端即为高速数据采集通道的数据放 大控制信号输入端；光耦隔离模块的数据放大控制信号输出端与信号调理模块的数据放大 控制信号输入端相连；所述可编程逻辑控制模块的电源输入端、PXI总线接口桥接模块的
5电源输入端、存储模块的电源输入端、磁耦隔离模块的电源输入端和光耦隔离模块的电源 输入端分别与外部信号接口相连；所述隔离供电模块的电源输入端与外部信号接口相连， 隔离供电模块的电源供电输出端同时与模拟输入接口模块的电源供电输入端、信号调理模 块的电源供电输入端和模/数转换模块的电源供电输入端相连。本发明具有多通道隔离采样且各通道之间的隔离可靠，采样精度高、采样速度快 的优点；它通过多个相互隔离的通道进行数据采集，采样速度达到lMSa/s，采集精度达到 0. 05%,数据存储深度为4M字节，并可以在采样结束后通过PXI总线将存储的数据传输到 外部主控计算机上。它可广泛适用于各种基于PXI总线的多通道、高精度、高采样速率数据 采集和检测的场合。
图1为本发明的模块结构示意图；图2为信号调理模块1-2的模块结构示意图；图 3为本发明模拟输入接口模块1-1、信号调理模块1-2和模/数转换模块1-3的电路原理图。
具体实施例方式具体实施方式
一结合图1说明本实施方式，本实施方式由N个结构相同的高速数 据采集通道1、可编程逻辑控制模块2、PXI总线接口桥接模块3和存储模块4组成；所述N 为2以上的自然数；所述多个高速数据采集通道1的装设方式均相同；所述高速数据采集 通道1的数据采集输入端与外部信号接口相连；高速数据采集通道1的数据信号输出输入 端与可编程逻辑控制模块2的数据及控制信号输入输出端相连，所述可编程逻辑控制模块 2的存储数据信号输出输入端与存储模块4的存储数据信号输入输出端相连；所述可编程 逻辑控制模块2的发送数据信号输出输入端与PXI总线接口桥接模块3的第一发送数据信 号输入输出端相连；所述可编程逻辑控制模块2的数据放大控制信号输出端与高速数据采 集通道1的数据放大控制信号输入端相连；可编程逻辑控制模块2的触发信号输入端与外 部信号接口相连；PXI总线接口桥接模块3的第二发送数据信号输入输出端与PXI总线相 连；所述高速数据采集通道1由模拟输入接口模块1-1、信号调理模块1-2、模/数转换模块 1-3、磁耦隔离模块1-4、光耦隔离模块1-5和隔离供电模块1-6组成；所述模拟输入接口模 块1-1的数据采集输入端即为高速数据采集通道1的数据采集输入端；模拟输入接口模块 1-1的数据信号输出端与信号调理模块1-2的数据信号输入端相连，信号调理模块1-2的 数据信号输出端与模/数转换模块1-3的数据好输入端相连，模/数转换模块1-3的数据 信号输出输入端与磁耦隔离模块1-4的第一数据信号输入输出端相连，磁耦隔离模块1-4 的第二数据信号输出输入端即为高速数据采集通道1的数据信号输出输入端；光耦隔离模 块1-5的数据放大控制信号输入端即为高速数据采集通道1的数据放大控制信号输入端； 光耦隔离模块1-5的数据放大控制信号输出端与信号调理模块1-2的数据放大控制信号输 入端相连；所述可编程逻辑控制模块2的电源输入端、PXI总线接口桥接模块3的电源输入 端、存储模块4的电源输入端、磁耦隔离模块1-4的电源输入端和光耦隔离模块1-5的电源 输入端分别与外部信号接口相连；所述隔离供电模块1-6的电源输入端与外部信号接口相 连，隔离供电模块1-6的电源供电输出端同时与模拟输入接口模块1-1的电源供电输入端、 信号调理模块1-2的电源供电输入端和模/数转换模块1-3的电源供电输入端相连。
具体实施方式
二 结合图2说明本实施方式，本实施方式与具体实施方式
一不同 点在于所述信号调理模块1-2由电阻分压网络单元1-2-1、仪表放大器单元1-2-2和运算放 大器网络单元1-2-3组成；所述电阻分压网络单元1-2-1的数据信号输入端即为信号调理 模块1-2的数据信号输入端；电阻分压网络单元1-2-1的数据信号输出端与仪表放大器单 元1-2-2的数据信号输入端相连，仪表放大器单元1-2-2的数据信号输出端与运算放大器 网络单元1-2-3的数据信号输入端相连；运算放大器网络单元1-2-3的数据信号输出端即 为信号调理模块1-2的数据信号输出端。其它组成和连接方式与具体实施方式
一相同。
具体实施方式
三结合图3说明本实施方式，本实施方式与具体实施方式
一不同 点在于所述模拟输入接口模块1-1、信号调理模块1-2和模/数转换模块1-3由第一芯片 Ul至第四芯片U4、第一电阻Rl至第十电阻RlO和第一电容Cl至第三电容C3组成；第一芯 片Ul采用无线电开关SMA，第一芯片Ul的数据信号输入端即为模拟输入接口模块1-1的 数据采集输入端，第一芯片Ul的一路数据信号输出端与第一电阻Rl的一端相连，第一芯片 Ul的另一路数据信号输出端与第二电阻R2的一端相连，第一电阻Rl的另一端同时与第三 电阻R3的一端和第二芯片U2的正相输入端相连，第二电阻R2的另一端同时与第三电阻R3 的另一端和第二芯片U2的负相输入端相连，第二芯片U2的管脚G接地，第二芯片U2的输 出端与第四电阻R4的一端相连，第四电阻R4的另一端同时与第七电阻R7的一端和第三芯 片U3的负相输入端相连，第三芯片U3的正相输入端与第五电阻R5的一端相连，第五电阻 R5的另一端同时与第一电容Cl的一端和第四芯片U4的管脚REF相连，第一电容Cl的另 一端同时与第六电阻R6的一端和电源地相连；第六电阻R6的另一端同时与第三芯片U3的 正相输入端和第五电阻R5的一端相连；第七电阻R7的另一端同时与第三芯片U3的输出端 和第八电阻R8的一端相连，第八电阻R8的另一端与第四芯片U4的管脚IN相连，第三芯片 U3的管脚Comp与第二电容C2的一端相连，第二电容C2的另一端同时与第三电容C3的一 端、第三芯片U3的管脚G和电源地相连；第三电容C3的另一端与第八电阻R8的另一端相 连；第四芯片U4的管脚PDREF同时与第四芯片U4的管脚PD、第四芯片U4的管脚PDBUF、第 四芯片U4的管脚RESET、第四芯片U4的管脚CS、第四芯片U4的管脚RD、第四芯片U4的管 脚AGND和电源地相连；第四芯片U4的管脚AGND同时与第四芯片U4的管脚DGND、第四芯 片U4的管脚OGND和电源地相连；第四芯片U4的管脚AVDD与第九电阻R9的一端相连，第 九电阻R9的另一端同时与第四芯片U4的管脚DVDD和第十电阻RlO的一端相连，第十电阻 RlO的另一端与第四芯片U4的管脚OVDD相连；所述第一芯片Ul采用SMA芯片，第二芯片 U2采用型号为AD8253的芯片，第三芯片U3采用型号为0P177的芯片，第四芯片U4采用型 号为AD7653的芯片。其它组成和连接方式与具体实施方式
一相同。
具体实施方式
四结合图1说明本实施方式，本实施方式与具体实施方式
一、二或 三不同点在于模拟输入接口模块1-1用于接收从外部信号接口采集到的差分电压信号，并 发送到信号调理模块1-2 ；信号调理模块1-2用于接收模拟输入接口模块1-1发送的差分电压信号并进行信 号放大和运放计算，同时将处理后的差分电压信号发送到模/数转换模块1-3 ；信号调理模块1-2还用于接收可编程逻辑控制模块2通过光耦隔离模块1-5发 送的数据放大控制信号，并调整从模拟输入接口模块1-1接收到的差分电压信号的放大倍 数；
7
模/数转换模块1-3用于接收信号调理模块1-2发送的差分电压信号，进行模数 转换计算，并将模数转换后的数字电压信号发送到磁耦隔离模块1-4 ；模/数转换模块1-3还用于接收可编程逻辑控制模块2通过磁耦隔离模块1-4发 送的数据控制信号，并根据所述数据控制信号调整数据转换；磁耦隔离模块1-4用于接收模/数转换模块1-3发送的转换后的数字电压信号， 并将所述数字电压信号发送到可编程控制模块2 ；磁耦隔离模块1-4还用于接收可编程控制模块2发送的数据控制信号，并发送给 模/数转换模块1-3;光耦隔离模块1-5用于接收可编程控制模块2发送的数据放大控制信号，并发送 到信号调理模块1-2 ；隔离供电模块1-6用于将采集到的外部信号接口的电压信号进行隔离和降压，并 为模拟输入接口模块1-1、信号调理模块1-2和模/数转换模块1-3提供工作电源。其它组成和连接方式与具体实施方式
一、二或三相同。
具体实施方式
五结合图1说明本实施方式，本实施方式与具体实施方式
四不同 点在于可编程逻辑控制模块2用于接收每个高速数据采集通道1中磁耦隔离模块1-4发送 的数字电压信号；并进行计算处理后，分别发送到PXI总线接口桥接模块3和存储模块4 ；可编程逻辑控制模块2还用于接收PXI总线接口桥接模块3发送的外部主控机发 送的控制信号；进行处理后，分别发送给磁耦隔离模块1-4和光耦隔离模块1-5 ；可编程逻辑控制模块2还用于接收存储模块4发送的存储数据信号，并将所述存 储数据信号发送给PXI总线接口桥接模块。其它组成和连接方式与具体实施方式
四相同。
具体实施方式
六结合图1说明本实施方式，本实施方式与具体实施方式
五不同 点在于PXI总线接口桥接模块3用于接收可编程逻辑控制模块2发送的数字电压信号和存 储数据信号，并将所述数字电压信号和存储数据信号通过PXI总线发送到外部主控机；PXI总线接口桥接模块3还用于接收外部主控机通过PXI总线发送的控制信号，并 将所述控制型号发送给可编程逻辑控制模块2。其它组成和连接方式与具体实施方式
五相 同。本发明的工作过程本装置加电后，所述N组高速数据采集通道1开始同时从PXI总线采集模拟差分 电压信号；所述N组告诉数据采集通道1的组成和工作方式均相同，仅以一组高速数据采集 通道1的工作过程为例；所述高速数据采集通道1中的模拟输入接口模块1-1将从PXI总线采集到的模拟 差分电压信号发送到信号调理模块1-2 ；信号调理模块1-2将接收到的模拟差分电压信号并进行信号放大和运放计算，其 内部的电阻分压网络单元1-2-1先将接收到的士60V的电压信号进行分压，使电压降到仪 表放大器单元1-2-2能处理的-IOV +IOV ；为了抑制输入端共模电压，仪表放大器单元 1-2-2将差分电压信号转变为单端电压输出发送到运算放大器网络单元1-2-3，仪表放大 器单元1-2-2还将接收可编程逻辑控制模块2通过光耦隔离模块1-5发送的数据放大控制 信号，并根据所述数据放大控制信号调整放大倍数，以提高微弱信号的采样精度，运算放大 器网络单元1-2-3将接收到的差分信号的电压范围调整到OV +2. 5V并发送给模/数转换模块1-3 ；模/数转换模块1-3将接收到的模拟电压信号转换成数字电压信号，并通过磁 耦隔离模块1-4隔离后发送给可编程逻辑控制模块2 ；可编程逻辑控制模块2将接收到的 每个高速数据采集通道1发送的数字电压信号；一方面控制模/数转换模块1-3进行数据 采集，另一方面通过存储控制逻辑将数据存入存储模块4中，并通过PXI总线接口桥接模块 3实现PXI总线译码，实现与外部主控机的数据交换；并接收外部主控机发送的控制信号； 可编程逻辑控制模块2还通过一路触发信号，实现对多个高速数据采集通道1的并行采样。 隔离供电模块1-6将采集到的PXI总线电压信号进行隔离和降压，并为模拟输入接口模块 1-1、信号调理模块1-2和模/数转换模块1-3提供工作电源。所述磁耦隔离模块1-4、光耦 隔离模块1-5、可编程逻辑控制模块2、PXI总线接口桥接模块3和存储模块4直接通过PXI 总线提供工作电源。模拟输入接口模块1-1从PXI总线采集到的模拟差分电压信号为士 10V，而其共 模电压可能很大，即外界参考地与电路板的参考地电势差较大。因此直接将采集到的模拟 差分电压信号接入运放单元可能会导致运放芯片烧毁，同时为将微弱电压信号，尤其是几 百毫伏以下的电压信号进行采样，本发明使用了具有极高共模抑制比的仪表放大器单元 1-2-2;微弱的电压信号，由于较A/D转换器的满量程输入较小，因此采集精度易受噪声影 响而下降。为将微弱信号进行放大，使用了仪表放大器单元1-2-2，其放大倍数从1到1000 可程控，其差分输入电压为士 10V，单端输出电压为+10V，带宽可达10M，很好的应用需求。 使用光耦隔离模块1-5对仪表放大器单元1-2-2进行隔离，磁耦隔离模块1-4对模/数转 换模块1-3进行隔离，磁耦隔离模块1-4共四个输入输出，带宽可达100M，且速度较快，隔 离电压较高，每一个刚好配合一片模/数转换模块1-3进行使用。本发明中的将光耦隔离 模块1-5配置为反向输出，即输入为正，输出为零。本发明具有8个相互隔离的模拟数据采 集通道，各通道之间实现电气隔离和信号隔离；各通道的增益可设，增益分别为1倍、10倍、 100倍、1000倍；本发明还支持多通道同时同步采样。以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定 本发明的具体实施只局限于这些说明。对于本所属技术领域的普通技术人员来说，在不脱 离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明所提交 的权利要求书确定的专利保护范围。
权利要求
基于PXI总线的多通道并行隔离数据采集装置，其特征在于它由N个同样的高速数据采集通道(1)、可编程逻辑控制模块(2)、PXI总线接口桥接模块(3)和存储模块(4)组成；所述N为2以上的自然数；所述高速数据采集通道(1)的数据采集输入端与外部信号接口相连；高速数据采集通道(1)的数据信号输出输入端与可编程逻辑控制模块(2)的数据及控制信号输入输出端相连，所述可编程逻辑控制模块(2)的存储数据信号输出输入端与存储模块(4)的存储数据信号输入输出端相连；所述可编程逻辑控制模块(2)的发送数据信号输出输入端与PXI总线接口桥接模块(3)的第一发送数据信号输入输出端相连；所述可编程逻辑控制模块(2)的数据放大控制信号输出端与高速数据采集通道(1)的数据放大控制信号输入端相连；所述可编程逻辑控制模块(2)的触发信号输入端与外部信号接口相连；PXI总线接口桥接模块(3)的第二发送数据信号输入输出端与PXI总线相连；所述高速数据采集通道(1)由模拟输入接口模块(1 1)、信号调理模块(1 2)、模/数转换模块(1 3)、磁耦隔离模块(1 4)、光耦隔离模块(1 5)和隔离供电模块(1 6)组成；所述模拟输入接口模块(1 1)的数据采集输入端即为高速数据采集通道(1)的数据采集输入端；模拟输入接口模块(1 1)的数据信号输出端与信号调理模块(1 2)的数据信号输入端相连，信号调理模块(1 2)的数据信号输出端与模/数转换模块(1 3)的数据好输入端相连，模/数转换模块(1 3)的数据信号输出输入端与磁耦隔离模块(1 4)的第一数据信号输入输出端相连，磁耦隔离模块(1 4)的第二数据信号输出输入端即为高速数据采集通道(1)的数据信号输出输入端；光耦隔离模块(1 5)的数据放大控制信号输入端即为高速数据采集通道(1)的数据放大控制信号输入端；光耦隔离模块(1 5)的数据放大控制信号输出端与信号调理模块(1 2)的数据放大控制信号输入端相连；所述可编程逻辑控制模块(2)的电源输入端、PXI总线接口桥接模块(3)的电源输入端、存储模块(4)的电源输入端、磁耦隔离模块(1 4)的电源输入端和光耦隔离模块(1 5)的电源输入端分别与外部信号接口相连；所述隔离供电模块(1 6)的电源输入端与外部信号接口相连，隔离供电模块(1 6)的电源供电输出端同时与模拟输入接口模块(1 1)的电源供电输入端、信号调理模块(1 2)的电源供电输入端和模/数转换模块(1 3)的电源供电输入端相连。
2.根据权利要求1所述的基于PXI总线的多通道并行隔离数据采集装置，其特征在于 所述信号调理模块(1-2)由电阻分压网络单元(1-2-1)、仪表放大器单元(1-2-2)和运算放 大器网络单元(1-2-3)组成；所述电阻分压网络单元(1-2-1)的数据信号输入端即为信号 调理模块(1-2)的数据信号输入端；电阻分压网络单元(1-2-1)的数据信号输出端与仪表 放大器单元(1-2-2)的数据信号输入端相连，仪表放大器单元(1-2-2)的数据信号输出端 与运算放大器网络单元(1-2-3)的数据信号输入端相连；运算放大器网络单元(1-2-3)的 数据信号输出端即为信号调理模块(1-2)的数据信号输出端。
3.根据权利要求1所述的基于PXI总线的多通道并行隔离数据采集装置，其特征在于 所述模拟输入接口模块(1-1)、信号调理模块(1-2)和模/数转换模块(1-3)由第一芯片 (Ul)至第四芯片(U4)、第一电阻(Rl)至第十电阻(RlO)和第一电容(Cl)至第三电容(C3) 组成；第一芯片(Ul)采用无线电开关SMA，第一芯片(Ul)的数据信号输入端即为模拟输入 接口模块(1-1)的数据采集输入端，第一芯片(Ul)的一路数据信号输出端与第一电阻(Rl) 的一端相连，第一芯片(Ul)的另一路数据信号输出端与第二电阻(R2)的一端相连，第一电 阻(Rl)的另一端同时与第三电阻(R3)的一端和第二芯片(U2)的正相输入端相连，第二电阻(R2)的另一端同时与第三电阻(R3)的另一端和第二芯片(U2)的负相输入端相连，第 二芯片(U2)的管脚G接地，第二芯片(U2)的输出端与第四电阻(R4)的一端相连，第四电 阻(R4)的另一端同时与第七电阻(R7)的一端和第三芯片(U3)的负相输入端相连，第三芯 片(U3)的正相输入端与第五电阻(R5)的一端相连，第五电阻(R5)的另一端同时与第一电 容(Cl)的一端和第四芯片(U4)的管脚REF相连，第一电容(Cl)的另一端同时与第六电阻 (R6)的一端和电源地相连；第六电阻(R6)的另一端同时与第三芯片(U3)的正相输入端和 第五电阻(R5)的一端相连；第七电阻(R7)的另一端同时与第三芯片(U3)的输出端和第 八电阻(R8)的一端相连，第八电阻(R8)的另一端与第四芯片(U4)的管脚IN相连，第三芯 片(U3)的管脚Comp与第二电容(C2)的一端相连，第二电容(C2)的另一端同时与第三电 容(C3)的一端、第三芯片(U3)的管脚G和电源地相连；第三电容(C3)的另一端与第八电 阻(R8)的另一端相连；第四芯片(U4)的管脚PDREF同时与第四芯片(U4)的管脚PD、第四 芯片(U4)的管脚PDBUF、第四芯片(U4)的管脚RESET、第四芯片(U4)的管脚CS、第四芯片 (U4)的管脚RD、第四芯片(U4)的管脚AGND和电源地相连；第四芯片(U4)的管脚AGND同 时与第四芯片(U4)的管脚DGND、第四芯片(U4)的管脚OGND和电源地相连；第四芯片(U4) 的管脚AVDD与第九电阻(R9)的一端相连，第九电阻(R9)的另一端同时与第四芯片(U4) 的管脚DVDD和第十电阻(RlO)的一端相连，第十电阻(RlO)的另一端与第四芯片(U4)的 管脚OVDD相连；所述第一芯片(Ul)采用SMA芯片，第二芯片(U2)采用型号为AD8253的芯 片，第三芯片(U3)采用型号为0P177的芯片，第四芯片(U4)采用型号为AD7653的芯片。
4.根据权利要求1、2或3所述的基于PXI总线的多通道并行隔离数据采集装置，其特 征在于模拟输入接口模块(1-1)用于接收从外部信号接口采集到的差分电压信号，并发送 到信号调理模块(1-2)；信号调理模块(1-2)用于接收模拟输入接口模块(1-1)发送的差 分电压信号并进行信号放大和运放计算，同时将处理后的差分电压信号发送到模/数转换 模块(1-3)；信号调理模块(1-2)还用于接收可编程逻辑控制模块(2)通过光耦隔离模块 (1-5)发送的数据放大控制信号，并调整从模拟输入接口模块(1-1)接收到的差分电压信 号的放大倍数；模/数转换模块(1-3)用于接收信号调理模块(1-2)发送的差分电压信号， 进行模数转换计算，并将模数转换后的数字电压信号发送到磁耦隔离模块(1-4)；模/数转 换模块(1-3)还用于接收可编程逻辑控制模块(2)通过磁耦隔离模块(1-4)发送的数据控 制信号，并根据所述数据控制信号调整数据转换；磁耦隔离模块(1-4)用于接收模/数转换 模块(1-3)发送的转换后的数字电压信号，并将所述数字电压信号发送到可编程逻辑控制 模块(2)；磁耦隔离模块(1-4)还用于接收可编程逻辑控制模块(2)发送的数据控制信号， 并发送给模/数转换模块(1-3)；光耦隔离模块(1-5)用于接收可编程逻辑控制模块(2)发 送的数据放大控制信号，并发送到信号调理模块(1-2)；隔离供电模块(1-6)用于将采集到 的外部信号接口的电压信号进行隔离和降压，并为模拟输入接口模块(1-1)、信号调理模块 (1-2)和模/数转换模块(1-3)提供工作电源。
5.根据权利要求4所述的基于PXI总线的多通道并行隔离数据采集装置，其特征在于 可编程逻辑控制模块(2)用于接收每个高速数据采集通道(1)中磁耦隔离模块(1-4)发送 的数字电压信号；并进行计算处理后，分别发送到PXI总线接口桥接模块(3)和存储模块 (4)；可编程逻辑控制模块(2)还用于接收PXI总线接口桥接模块(3)发送的外部主控机发 送的控制信号；进行处理后，分别发送给磁耦隔离模块(1-4)和光耦隔离模块(1-5)；可编程逻辑控制模块(2)还用于接收存储模块(4)发送的存储数据信号，并将所述存储数据信 号发送给PXI总线接口桥接模块(3)。
6.根据权利要求5所述的基于PXI总线的多通道并行隔离数据采集装置，其特征在于 PXI总线接口桥接模块(3)用于接收可编程逻辑控制模块(2)发送的数字电压信号和存储 数据信号，并将所述数字电压信号和存储数据信号通过PXI总线发送到外部主控机；PXI总 线接口桥接模块(3)还用于接收外部主控机通过PXI总线发送的控制信号，并将所述控制 型号发送给可编程逻辑控制模块(2)。
全文摘要
基于PXI总线的多通道并行隔离数据采集装置，它涉及一种数据采集装置。它为解决现有PXI总线数据采集模块难以同时兼顾各通道隔离、并行采样采集的精度高以及采样速度快的问题而提出。高速数据采集通道的数据信号输出输入端连可编程逻辑控制模块的数据及控制信号输入输出端；可编程逻辑控制模块的存储数据信号输出输入端和发送数据信号输出输入端分别与存储模块的存储数据信号输入输出端和PXI总线接口桥接模块的发送数据信号输入输出端相连；它具有各通道之间的电气隔离可靠，采样精度高、采样速度快的优点；它可广泛适用于各种基于PXI总线的多通道、高精度、高采样速率数据采集和测试的场合。
文档编号G06F13/40GK101984418SQ20101054942
公开日2011年3月9日 申请日期2010年11月18日 优先权日2010年11月18日
发明者刘大同, 周建宝, 夏彦超, 彭宇, 王少军 申请人:哈尔滨工业大学