专利名称：射频识别防碰撞电路及其实现方法
技术领域：
本发明涉及半导体集成电路制造领域，特别是涉及一种射频识别防碰撞电路；本发明还涉及一种射频识别防碰撞电路的实现方法。
背景技术：
射频识别(feidio Frequence Identification，RFID)系统包括阅读器、电子标签。 阅读器中发送电磁波的部分电路为邻近耦合设备(Proximity Coupling Device，PCD)，电子标签中接受电磁波的部分电路为邻近卡(Proximity Card，PICC)。其中电子标签用于存储识别信息，所述阅读器用于读取所述电子标签中存储的信息。阅读器和电子标签间通过电磁场感应进行能量、时序和数据的无线传输。在一个阅读器的天线可识别范围内，可能会出现多个电子标签，当出现多个电子标签是，RFID系统要进行防碰撞(anti-collision)也即防冲突测试，以准确测试出每一张PICC卡。如图1所示，为现有A型非接触RFID的防碰撞测试时防碰撞帧的示意图。现有A型非接触RFID采用了 IS0/IEC14443系列协议且是采用A型协议，如图1所示的防碰撞帧包括SEL、NVB、UID0、UID1、UID2、UID3和BCC共7各字节组成，其中所述SEL、NVB为ANTIC0LLISI0N命令的前两个字节的组成部分；UID0、UIDl、 UID2、UID3 为所述 PICC 卡的唯一识别号(Unique Identifier, UID) ；BCC 为 UID 的校验字节，由BCC前面的四个字节即UID0、UIDl、UID2、UID3异或得到。防碰撞测试时，所述防碰撞帧分成了两个部分，防碰撞帧的第一部分是由PCD发送给PICC卡的下传数据，如图1所示，防碰撞帧的第一部分包括了 SEL、NVB、UID0、UID1四个字节并由所述防碰撞帧的第一个部分组成ANTIC0LLISI0N命令，所述PICC卡接受到所述ANTIC0LLISI0N命令后，将所接受到的UID0、UIDl和所述PICC卡自身带有的UID的UID0、UIDl进行比较，如果比较结果相同，则所述PICC卡会向所述P⑶发送其UID的剩余部分即所述防碰撞帧的第二部分。这样就完成了一次防碰撞循环。在现有PICC卡中，是通过防碰撞电路实现上述的防碰撞测试循环的。如图2所示， 为现有PICC卡的防碰撞电路示意图。现有PICC卡的防碰撞电路包括了数据接受模块、数据发送模块、数据比较模块、ROM读模块、ROM接口模块。所述数据接受模块接收所述PCD发送过来的串行输入数据rxd并进行串并转换和校验，之后再依次存入七个锁存器或寄存器中即 LATCH_SEL、LATCH_NVB、LATCHO, LATCHl、LATCH2、LATCH3、LATCH_BCC。所述 ROM 读模块则是把所述PICC卡内固定的UID从ROM接口模块中读出来，并存入依次存入四个锁存器或寄存器即UID0、UID1、UID2、UID3中；并计算UID的4个字节的异或值得到BCC并存入一个锁存器或寄存器即BCC中。所述数据比较模块把所接收到的UID与所述PICC卡内的对应的UID进行比较，如果两者相同，则根据命令类型输出部分或全部UID。图2中，elk为时钟信号、active为外部数据输入状态、uid_fb为来自PICC卡内的UID并行数据、Uid_ful 为ROM接口模块中的输出锁存器满、Rd_Uid为允许读R0M、uid为UID数据输出到相应的锁存器或寄存器中、Data_in_end为接收外部数据完毕、Uid_in_end为PICC卡内数据读取完毕、txd为串行输出数据、txcLactive为串行数据输出状态、Bit_num为位计数、Byte_num为字节计数、Bit_n0t_matCh为比较结果。采用如图2所示的现有PICC卡的防碰撞电路进行防碰撞测试具有如下的缺点1、 输入UID串并转换后必须占用7个锁存器或寄存器，ROM中读出的UID要占用5个锁存器或寄存器；2、并行比较，比较器电路复杂；3、当输入UID与内部UID匹配时，输出数据必须重新进行位计算和并串转换。现有PICC卡的防碰撞电路不仅电路复杂，还占用较大面积。
发明内容
本发明所要解决的技术问题是提供一种射频识别防碰撞电路，能简化电路结构、 缩小电路面积；为此，本发明还提供一种射频识别防碰撞电路的实现方法。为解决上述技术问题，本发明提供的射频识别抗碰撞电路包括一码流识别模块、 一移位寄存器、一位比较电路、一 PICC状态控制模块、一 EEPROM读模块。所述码流识别模块的输入端通过射频信号和P⑶形成连接并用于接收所述P⑶发送的串行输入数据，所述串行输入数据中包括部分UID。所述EEPROM读模块的输入端和PICC卡的EEPROM相连接、所述EEPROM读模块的输出端和所述移位寄存器的输入端相连，所述EEPROM读模块用于读取所述EEPROM中的片内UID并将读取的所述片内UID输入到所述移位寄存器中。所述移位寄存器为一 9位的移位寄存器，用于寄存所述片内UID字节的8位数据及该8位数据的1位奇偶校验位并对所寄存的数据进行移位输出，所述移位寄存器的输出端分别连接所述位比较电路的第一输入端和编码模块。所述位比较电路的第二输入端连接所述码流识别模块的输出端，所述位比较电路的输出端连接所述PICC状态控制模块，所述位比较电路用于逐位比较所述串行输入数据的部分UID和所述片内UID，当比较结果相同时，所述PICC状态控制模块控制所述移位寄存器将所述片内UID的剩余部分通过所述编码模块编码后串行输出。所述射频识别抗碰撞电路还包括一内部UID加载控制模块，所述内部UID加载控制模块和所述所述EEPROM读模块相连接，通过所述内部UID加载控制模块控制所述EEPROM 读模块读取所述EEPROM中的片内UID并将读取的所述片内UID输入到所述移位寄存器中。 所述射频识别抗碰撞电路包括一移位控制及时钟切换模块，所述移位控制及时钟切换模块和所述移位寄存器连接，通过所述移位控制及时钟切换模块控制所述移位寄存器的数据移位和输出。所述PICC状态控制模块通过将所述移位控制及时钟切换模块的时钟信号切换到发送时钟控制所述移位寄存器将所述片内UID的剩余部分通过所述编码模块编码后串行输出。所述PICC状态控制模块由一状态机组成，用于控制PICC卡内的各模块的时钟信号。为解决上述技术问题，本发明提供的射频识别抗碰撞电路的实现方法，包括如下步骤步骤一、通过码流识别模块读取P⑶发送的串行输入数据，所述串行输入数据中包括部分UID。步骤二、通过EEPROM读模块将PICC卡的EEPROM内的片内UID及所述片内UID的 1位奇偶校验位加载到移位寄存器中。步骤三、将所述串行输入数据的部分UID和所述片内UID分别逐位输入到位比较电路中进行比较。步骤四、当所述串行输入数据的部分UID和所述片内UID比较结果相同时，通过PICC状态控制模块控制所述移位寄存器将所述片内UID的剩余部分通过编码模块编码后串行输出。步骤二中通过内部UID加载控制模块控制所述EEPROM读模块读取所述EEPROM中的片内UID并将读取的所述片内UID输入到所述移位寄存器中。步骤三中通过移位控制及时钟切换模块控制所述移位寄存器的数据移位和输出。步骤四中所述PICC状态控制模块通过将所述移位控制及时钟切换模块的时钟信号切换到发送时钟控制所述移位寄存器将所述片内UID的剩余部分通过所述编码模块编码后串行输出。相对于现有技术，本发明能简化电路结构、缩小电路面积。具体原因如下1、本发明电路采用串行输入、串行比较；UID的输入不需要串并转换，减少了寄存器数量；串行比较电路简单。2、本发明电路的卡内UID根据输入的UID数逐字节加载到移位寄存器中，不需要额外的寄存器存储。3、本发明电路UID输出时，不需要重新进行计算和定位，减少了计算电路。
下面结合附图和具体实施方式
对本发明作进一步详细的说明图1是现有A型非接触RFID的防碰撞测试时防碰撞帧的示意图。；图2是现有PICC卡的防碰撞电路示意图；图3是本发明实施例射频识别防碰撞电路示意图；图4是本发明实施例射频识别防碰撞电路的实现方法流程图。
具体实施例方式如图3所示，是本发明实施例射频识别防碰撞电路示意图，本发明实施例射频识别抗碰撞电路包括一码流识别模块、一移位寄存器、一位比较电路、一 PICC状态控制模块、一 EEPROM读模块。所述码流识别模块的输入端通过射频信号和P⑶形成连接并用于接收所述PCD发送的串行输入数据，所述串行输入数据中包括部分UID。所述EEPROM读模块的输入端和PICC卡的EEPROM相连接、所述EEPROM读模块的输出端和所述移位寄存器的输入端相连，所述EEPROM读模块用于读取所述EEPROM中的片内UID并将读取的所述片内UID 输入到所述移位寄存器中。所述移位寄存器为一 9位的移位寄存器，用于寄存所述片内UID 字节的8位数据及该8位数据的1位奇偶校验位并对所寄存的数据进行移位输出，所述移位寄存器的输出端分别连接所述位比较电路的第一输入端和编码模块。所述位比较电路的第二输入端连接所述码流识别模块的输出端，所述位比较电路的输出端连接所述PICC状态控制模块，所述位比较电路用于逐位比较所述串行输入数据的部分UID和所述片内UID， 当比较结果相同时，所述PICC状态控制模块控制所述移位寄存器将所述片内UID的剩余部分通过所述编码模块编码后串行输出。所述射频识别抗碰撞电路还包括一内部UID加载控制模块，所述内部UID加载控制模块和所述所述EEPROM读模块相连接，通过所述内部UID 加载控制模块控制所述EEPROM读模块读取所述EEPROM中的片内UID并将读取的所述片内 UID输入到所述移位寄存器中。所述射频识别抗碰撞电路包括一移位控制及时钟切换模块， 所述移位控制及时钟切换模块和所述移位寄存器连接，通过所述移位控制及时钟切换模块控制所述移位寄存器的数据移位和输出。所述PICC状态控制模块通过将所述移位控制及时钟切换模块的时钟信号切换到发送时钟控制所述移位寄存器将所述片内UID的剩余部分通过所述编码模块编码后串行输出。图3所示的本发明实施例射频识别防碰撞电路示意图中还包括一串并转换及解码模块和一发送及并串转换模块。所述串并转换机解码模块和所述发送及并串转换模块为PICC卡中的射频识别防碰撞电路之外的模块，所述串并转换及解码模块用于PICC卡的防碰撞命令之外的数据输入并进行串并转换及解码。所述发送及并串转换模块用于Picc 卡的片内UID之外的其它数据的输出并进行并串转换。所述PICC状态控制模块不仅控制所述EEPROM的片内UID的读写，而且还用于控制PICC卡的数据接受和发送即所述控制串并转换及解码模块接受数据和控制所述发送及并串转换模块发送数据，且会将所述EEPROM 的片内UID的读写的时间控制在所述PICC卡的数据接受和发送之间的空闲时间进行。如图4所示，是本发明实施例射频识别防碰撞电路的实现方法流程图。本发明实施例射频识别抗碰撞电路的实现方法，包括如下步骤步骤一、通过码流识别模块读取P⑶发送的串行输入数据，所述串行输入数据中包括部分UID。步骤二、通过内部UID加载控制模块控制所述EEPROM读模块读取所述EEPROM中的片内UID并将读取的所述片内UID输入到所述移位寄存器中。步骤三、将所述串行输入数据的部分UID和所述片内UID分别逐位输入到位比较电路中进行比较。其中，所述片内UID的数据移位和输出通过移位控制及时钟切换模块控制。步骤四、当所述串行输入数据的部分UID和所述片内UID比较结果相同时，所述 Picc状态控制模块通过将所述移位控制及时钟切换模块的时钟信号切换到发送时钟控制所述移位寄存器将所述片内UID的剩余部分通过所述编码模块编码后串行输出。以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
权利要求
1.一种射频识别抗碰撞电路，其特征在于，包括一码流识别模块、一移位寄存器、一位比较电路、一 PICC状态控制模块、一 EEPROM读模块；所述码流识别模块的输入端通过射频信号和PCD形成连接并用于接收所述PCD发送的串行输入数据，所述串行输入数据中包括部分UID ；所述EEPROM读模块的输入端和PICC卡的EEPROM相连接、所述EEPROM读模块的输出端和所述移位寄存器的输入端相连，所述EEPROM读模块用于读取所述EEPROM中的片内UID 并将读取的所述片内UID输入到所述移位寄存器中；所述移位寄存器为一 9位的移位寄存器，用于寄存所述片内UID字节的8位数据及该8 位数据的1位奇偶校验位并对所寄存的数据进行移位输出，所述移位寄存器的输出端分别连接所述位比较电路的第一输入端和编码模块；所述位比较电路的第二输入端连接所述码流识别模块的输出端，所述位比较电路的输出端连接所述PICC状态控制模块，所述位比较电路用于逐位比较所述串行输入数据的部分UID和所述片内UID，当比较结果相同时，所述PICC状态控制模块控制所述移位寄存器将所述片内UID的剩余部分通过所述编码模块编码后串行输出。
2.如权利要求1所述的射频识别抗碰撞电路，其特征在于所述射频识别抗碰撞电路还包括一内部UID加载控制模块，所述内部UID加载控制模块和所述EEPROM读模块相连接，通过所述内部UID加载控制模块控制所述EEPROM读模块读取所述EEPROM中的片内UID 并将读取的所述片内UID输入到所述移位寄存器中。
3.如权利要求1所述的射频识别抗碰撞电路，其特征在于所述射频识别抗碰撞电路包括一移位控制及时钟切换模块，所述移位控制及时钟切换模块和所述移位寄存器连接， 通过所述移位控制及时钟切换模块控制所述移位寄存器的数据移位和输出。
4.如权利要求3所述的射频识别抗碰撞电路，其特征在于所述PICC状态控制模块通过将所述移位控制及时钟切换模块的时钟信号切换到发送时钟控制所述移位寄存器将所述片内UID的剩余部分通过所述编码模块编码后串行输出。
5.如权利要求4所述的射频识别抗碰撞电路，其特征在于所述PICC状态控制模块由一状态机组成，用于控制PICC卡内的各模块的时钟信号。
6.一种射频识别抗碰撞电路的实现方法，其特征在于，包括如下步骤步骤一、通过码流识别模块读取P⑶发送的串行输入数据，所述串行输入数据中包括部分UID ；步骤二、通过EEPROM读模块将PICC卡的EEPROM内的片内UID及所述片内UID的1位奇偶校验位加载到移位寄存器中；步骤三、将所述串行输入数据的部分UID和所述片内UID分别逐位输入到位比较电路中进行比较；步骤四、当所述串行输入数据的部分UID和所述片内UID比较结果相同时，通过PICC 状态控制模块控制所述移位寄存器将所述片内UID的剩余部分通过编码模块编码后串行输出。
7.如权利要求6所述的射频识别抗碰撞电路的实现方法，其特征在于步骤二中通过内部UID加载控制模块控制所述EEPROM读模块读取所述EEPROM中的片内UID并将读取的所述片内UID输入到所述移位寄存器中。
8.如权利要求6所述的射频识别抗碰撞电路的实现方法，其特征在于步骤三中通过移位控制及时钟切换模块控制所述移位寄存器的数据移位和输出。
9.如权利要求8所述的射频识别抗碰撞电路的实现方法，其特征在于步骤四中所述 PICC状态控制模块通过将所述移位控制及时钟切换模块的时钟信号切换到发送时钟控制所述移位寄存器将所述片内UID的剩余部分通过所述编码模块编码后串行输出。
全文摘要
本发明公开了一种射频识别防碰撞电路，包括码流识别模块、移位寄存器、位比较电路、PICC状态控制模块、EEPROM读模块。码流识别模块用于接收PCD发送的串行输入数据。EEPROM读模块用于读取EEPROM中的片内UID并将读取的片内UID输入到移位寄存器中。移位寄存器用于寄存片内UID字节及其奇偶校验位并进行移位输出。位比较电路用于逐位比较串行输入数据的部分UID和移位寄存器输入的片内UID，当比较结果相同时，PICC状态控制模块控制移位寄存器输出片内UID的剩余部分。本发明还公开了一种射频识别防碰撞电路的实现方法。本发明采用串行输入串行比较，能简化电路结构、缩小电路面积。
文档编号G06K7/00GK102479308SQ20101055556
公开日2012年5月30日 申请日期2010年11月23日 优先权日2010年11月23日
发明者雷冬梅 申请人:上海华虹Nec电子有限公司