专利名称：上电复位电路的制作方法
技术领域：
本发明涉及上电复位电路。
背景技术：
上电复位电路被用来在各种电子设备中确保开始供给电源电压后的稳定动作。 即，供给至电子设备的电源电压的值从开始供给时的接地电位电平逐渐上升，不久达到固定的电平。如果这样逐渐上升的电源电压值被直接提供给电子设备内的各个电路，则存在电子设备不能正常动作的情况。因此，在电源电压值上升的过程中，在电源电压值小于阈值时，上电复位电路向电子设备内的各个电路提供复位电平的电压值，如果电源电压值达到该阈值以上，则向电子设备内的各个电路提供该电源电压电平的电压值，由此确保电子设备的稳定动作。这种上电复位电路如专利文献1、2公开的那样，通常具有带隙基准电路、电压分割电路和电压比较电路。即使在所供给的电源电压的值变动或温度变动时，带隙基准电路也能够输出值的变动较小的电压值(下面称为“第1电压值”)。另一方面，电压分割电路具有串联连接在被供给电源电压的电源电压端子与接地端子之间的第1电阻器和第2电阻器，从第1电阻器与第2电阻器的连接点输出根据第1 电阻器和第2电阻器各自的电阻值之比将电源电压值进行分压得到的电压值。S卩，电压分割电路输出与电源电压值成比例的电压值(下面称为“第2电压值”)。并且，电压比较电路输入从带隙基准电路输出的第1电压值和从电压分割电路输出的第2电压值，在第2电压值小于第1电压值时输出复位电平的电压值，如果第2电压值达到第1电压值以上，则输出电源电压电平的电压值。现有技术文献专利文献专利文献1 美国专利第5867047号说明书专利文献2 美国专利第6847240号说明书
发明内容
发明要解决的课题上电复位电路在开始供给电源电压后的电源电压值的上升过程中，最初第2电压值大于第1电压值，在之后的一定期间中第2电压值小于第1电压值，然后第2电压值达到第1电压值以上。上电复位电路在第2电压值小于第1电压值的期间(下面称为“复位期间”)中输出复位电平的电压值，将电子设备内的各个电路复位，确保此后的电子设备的稳定动作。但是，在包括专利文献1、2公开的内容在内的现有的上电复位电路中，上述的复位期间的长短不稳定。如果不能获得足够长的复位期间，则存在不能实现电子设备的稳定动作的情况。
本发明就是为了解除上述问题而提出的，其目的在于，提供一种能够稳定地获得足够长的复位期间的上电复位电路。用于解决课题的手段本发明的上电复位电路的特征在于，具有⑴带隙基准电路，其被供给电源电压，并输出预定的第ι电压值；(2)第1起动电路，其在电源电压的值达到第1阈值以上时， 开始带隙基准电路的稳定动作；(3)电压分割电路，其具有串联地设于电源电压端子和输出端子之间的开关和第1电阻器、以及设于输出端子和接地端子之间的第2电阻器，从输出端子输出第2电压值，所述电源电压端子被供给电源电压；(4)第2起动电路，其在电源电压的值达到大于第1阈值的第2阈值以上时，使电压分割电路的开关闭合；(5)电压比较电路，其输入从带隙基准电路输出的第1电压值和从电压分割电路输出的第2电压值，在第2 电压值小于第1电压值时输出复位电平的电压值，在第2电压值达到第1电压值以上时输出电源电压电平的电压值。在本发明的上电复位电路中，在电源电压的值达到第1阈值以上时，通过第1起动电路开始带隙基准电路的稳定动作，从带隙基准电路输出预定的第1电压值。另一方面，在电源电压的值达到大于第1阈值的第2阈值以上时，通过第2起动电路使电压分割电路的开关闭合，从电压分割电路输出的第2电压值成为根据第1电阻器和第2电阻器各自的电阻值之比将电源电压值进行分压而得到的值。从带隙基准电路输出的第1电压值和从电压分割电路输出的第2电压值，被输入到电压比较电路。并且，在第2电压值小于第1电压值时，从电压比较电路输出复位电平的电压值，在第2电压值达到第1电压值以上时，从电压比较电路输出电源电压电平的电压值。发明效果根据本发明，能够稳定地获得足够长的复位期间。
图1是本实施方式的上电复位电路1的电路图。图2是本实施方式的上电复位电路1的各个电压值随时间变化的状态的图。图3是示意地示出本实施方式的上电复位电路1的PMOS晶体管Mh2的阈值电压 Vthp、NM0S晶体管MN22的阈值电压Vthn、以及电压分割电路30起动的第2阈值Vth2各自的工艺条件依赖性的曲线图。
具体实施例方式下面，参照附图详细说明用于实施本发明的方式。另外，在附图的说明中对相同的要素标注相同的标号，并省略重复说明。图1是本实施方式的上电复位电路1的电路图。该图所示的上电复位电路1具有带隙基准电路10、第1起动电路20、电压分割电路30、第2起动电路40和电压比较电路50。 这些电路被供给共同的电源电压VDD。带隙基准电路10被供给电源电压VDD，并输出预定的第1电压值Va，带隙基准电路10具有PMOS晶体管MP11 MP13>电阻器R11 R17、二极管D10 Din以及放大器A1。PMOS晶体管MP11 MP13各自的源极端子与被供给电源电压VDD的电源电压端子连接。PMOS晶体管MP11 MP13各自的栅极端子与放大器A1的输出端子连接。PMOS晶体管MP11的漏极端子通过电阻器R11与放大器A1的反转输入端子连接，并通过被串联连接的电阻器R11和电阻器R12与接地端子连接，并且通过二极管Dltl与接地端子连接。PMOS晶体管MP12的漏极端子通过电阻器R13与放大器A1的非反转输入端子连接， 并通过被串联连接的电阻器R13和电阻器R14与接地端子连接，并且与电阻器R15的一端连接。电阻器I^15的另一端通过被并联连接的N个(N为2以上的整数)二极管D11 Din与接地端子连接。电阻器R11和电阻器R13各自的电阻值相互相同。电阻器R12和电阻器R14各自的电阻值相互相同。各个二极管Dltl Din的正向电压因电流的大小而不同。PMOS晶体管MP13的漏极端子通过被串联连接的电阻器R16和电阻器R17与接地端子连接。带隙基准电路10将PMOS晶体管MP13的漏极端子的电压值作为第1电压值乂4进行输出。第1起动电路20在电源电压VDD的值达到第1阈值Vthl以上时，使开始带隙基准电路10的稳定动作。第1起动电路20具有PMOS晶体管MP21和MP22、NMOS晶体管MR1和 MN22以及反相器INV21和INV22。 PMOS晶体管MP21和Mh2各自的源极端子与被供给电源电压VDD的电源电压端子连接。PMOS晶体管MP21的漏极端子与带隙基准电路10的放大器A1的反转输入端子连接。 PMOS晶体管Mh2的漏极端子与NMOS晶体管MN22的漏极端子连接。NMOS晶体管MR1的漏极端子与带隙基准电路10的放大器A1的非反转输入端子连接。NMOS晶体管MR1和MN22各自的源极端子与接地端子连接。PMOS晶体管Mh2的漏极端子通过反相器INV21与NMOS晶体管MR1的栅极端子连接，并且通过被串联连接的反相器INV21和INV22与PMOS晶体管MP21的栅极端子连接。PMOS 晶体管的栅极端子与带隙基准电路10的放大器A1的输出端子连接。NMOS晶体管MN22 的栅极端子与电源电压端子连接。NMOS晶体管MN22的导通电阻值大于PMOS晶体管M^2的导通电阻值。NMOS晶体管 MN22为了增大导通电阻值，使栅极长度L比栅极宽度W长，例如栅极长度L是栅极宽度W的 100 倍。电压分割电路30具有串联地设于被供给电源电压VDD的电源电压端子和输出端子之间的PMOS晶体管MP3和第1电阻器R31、以及设于输出端子和接地端子之间的第2电阻器R32，从输出端子输出第2电压值VB。PMOS晶体管MP3的源极端子与被供给电源电压VDD的电源电压端子连接，PMOS晶体管MP3的漏极端子与电阻器R31的一端连接。电阻器R31的另一端通过电阻器I^32与接地端子连接。电阻器R31与电阻器&的连接点成为电压分割电路30的输出端子。PMOS晶体管MP3作为开关发挥作用。即，在PMOS晶体管MP3为截止状态时，开关断开，从输出端子输出的第2电压值Vb成为接地电平。在PMOS晶体管MP3*导通状态时， 开关闭合，从输出端子输出的第2电压值Vb成为根据电阻器R31和电阻器R32各自的电阻值之比将电源电压VDD的值进行分压而得到的值。第2起动电路40在电源电压VDD的值达到大于第1阈值Vthl的第2阈值Vth2以上时，使电压分割电路30的开关闭合，第2起动电路40具有PMOS晶体管MP4、电阻器R41 R43以及反相器INV4。PMOS晶体管MP4的源极端子与被供给电源电压VDD的电源电压端子连接。PMOS晶体管MP4的栅极端子通过电阻器R41与电源电压端子连接，并且通过电阻器R42与接地端子连接。PMOS晶体管MP4的漏极端子通过电阻器R43与接地端子连接，并且通过反相器INV4与电压分割电路30的PMOS晶体管MP3的栅极端子连接。电压比较电路50输入从带隙基准电路10输出的第1电压值Va和从电压分割电路 30输出的第2电压值Vb，在第2电压值Vb小于第1电压值Va时输出复位电平的电压值，在第2电压值Vb达到第1电压值Va以上时输出电源电压电平的电压值，电压比较电路50具有放大器A5和反相器INV5。放大器A5的非反转输入端子被输入从带隙基准电路10输出的第1电压值VA。放大器A5的反转输入端子被输入从电压分割电路30输出的第2电压值VB。电压比较电路50 将从放大器A5的输出端子经由反相器INV5的信号作为上电复位信号POR进行输出。下面，对本实施方式的上电复位电路1的动作进行说明。图2是本实施方式的上电复位电路1的各个电压值随时间变化的状态的图。在该图中，示出供给至上电复位电路 1的电源电压VDD、从带隙基准电路10输出的第1电压值Va、从电压分割电路30输出的第 2电压值VB、以及从电压比较电路50输出的上电复位信号POR各自随时间变化的状态。供给至上电复位电路1的电源电压VDD的值在开始供给电源电压时是接地电位电平，然后逐渐上升。在带隙基准电路10中，在刚刚开始供给电源电压后的某个期间，动作不稳定，输出的电压值Va取接地电位电平与电源电压电平之间的不固定的值。在电源电压VDD的值达到第1阈值Vthl时，在第1起动电路20中，NMOS晶体管MN22 成为导通状态，PMOS晶体管Mh2与NMOS晶体管MN22的连接点P2达到接地电位电平。第1 阈值Vthl与NMOS晶体管MN22的阈值电压Vthn相同。在连接点P2达到接地电位电平时，反相器INV21的输出端子达到电源电压电平，反相器INV22的输出端子达到接地电位电平。由此，PMOS晶体管MP21成为导通状态，带隙基准电路10的放大器~的反转输入端子被输入电源电压电平。并且，NMOS晶体管MN21成为导通状态，带隙基准电路10的放大器 A1的非反转输入端子被输入接地电位电平。在放大器A1中，在反转输入端子上被输入电源电压电平、非反转输入端子上被输入接地电位电平时，从输出端子输出接地电位电平。从放大器A1的输出端子输出的接地电位电平被施加给各个PMOS晶体管MP11 MP13、MP22的栅极端子。由此，各个PMOS晶体管 MP11 MP13、MP22成为导通状态。在PMOS晶体管MP11成为导通状态时，电流I11从电源电压端子经由PMOS晶体管 MP11的源极端子和漏极端子流过。该电流I11分支成两路，一路的电流流过电阻器R11和电阻器R12，另一路的电流流过二极管D1Q。在PMOS晶体管MP12成为导通状态时，电流I12从电源电压端子经由PMOS晶体管 MP12的源极端子和漏极端子流过。该电流I12分支成两路，一路的电流流过电阻器R13和电阻器R14,另一路的电流流过电阻器R15和N个二极管D11 D1N。在PMOS晶体管MP13成为导通状态时，电流I13从电源电压端子经由PMOS晶体管MP13的源极端子和漏极端子流过。该电流I13还流过电阻器R16和电阻器R170并且，第1起动电路20的PMOS晶体管M^2成为导通状态。匪OS晶体管MN22的导通电阻值大于PMOS晶体管Mh2的导通电阻值，因而连接点P2成为电源电压电平。结果， PMOS晶体管MP21和NMOS晶体管MR1都成为截止状态。根据如上所述的第1起动电路20的作用，带隙基准电路10能够开始稳定动作。在稳定动作时的带隙基准电路10中，设定从放大器A1施加给各个PMOS晶体管MP11 MP13的栅极端子的电位，使得电阻器R11与电阻器R12的连接点Pu、和电阻器R13与电阻器R14的连接点P12成为相互相同的电位。由此，即使电源电压VDD的值变动时，也能够从输出端子输出稳定的第1电压值VA。并且，由于具有电阻器和二极管各自的电阻值的温度依赖性相互抵消的关系，因而即使温度变动时，也能够从输出端子输出稳定的第1电压值VA。因此，从带隙基准电路10输出的第1电压值Va在电源电压VDD的值达到第1阈值Vthl之前，取接地电位电平与电源电压电平之间的不固定的值，而在电源电压VDD的值达到第1阈值Vthl时取稳定的固定值。另一方面，在电压分割电路30和第2起动电路40中，在刚刚开始供给电源电压后的某个期间，电阻器R41与电阻器R42的连接点P41接近接地电位电平，PMOS晶体管MP4成为截止状态。并且，PMOS晶体管MP4与电阻器R43的连接点P42也接近接地电位电平，PMOS晶体管MP3也成为截止状态。因此，从电阻器Ii31与电阻器Ii32的连接点P31输出的第2电压值 Vb是接地电位电平。在电源电压VDD的值达到第2阈值Vth2时，在第2起动电路40中，PMOS晶体管MP4 的源极端子与栅极端子的电位差达到阈值电压Vthp以上，PMOS晶体管MP4成为导通状态。第 2阈值Vth2利用算式"Vth2 = Vthp (R41+R42) /R42"表示。在PMOS晶体管MP4成为导通状态时， PMOS晶体管MP3的源极端子与栅极端子的电位差达到阈值以上，PMOS晶体管MP3成为导通状态。并且，在PMOS晶体管MP3成为导通状态时，从电压分割电路30输出的第2电压值 Vb成为根据电阻器I^31和电阻器R32各自的电阻值之比将电源电压VDD的值进行分压而得到的值，并且与电源电压VDD成比例地逐渐增加。如果忽视PMOS晶体管MP3的导通电阻值， 则第2电压值Vb利用算式"VB = VDD · R32/ (R31+R32) ”表不。如图2所示，在电源电压VDD的值达到第1阈值Vthl时，从带隙基准电路10输出的第1电压值Va成为稳定的固定值。另一方面，在电源电压VDD的值达到第2阈值Vth2之前，从电压分割电路30输出的第2电压值Vb是接地电位电平，在电源电压VDD的值为第2 阈值Vth2以上时，第2电压值Vb是与电源电压VDD成比例的值。其中，第2阈值Vth2大于第 1阈值Vthl。因此，将从开始供给电源电压VDD到变稳定的期间中的某一个时刻、作为分界， 第1电压值\与第2电压值Vb的大小关系逆转。即，在时刻、之前，第2电压值Vb小于第 1电压值Va，从电压比较电路50输出的上电复位信号POR是接地电位电平。在时刻、之后，第2电压值Vb大于第1电压值从电压比较电路50输出的上电复位信号POR是电源电压电平。这样，本实施方式的上电复位电路1能够稳定地获得足够长的复位期间。另外，将构成各个电路的电阻器、二极管、PMOS晶体管以及NMOS晶体管都设计并制造成为能够得到上述的预期特性比较重要。尤其是PMOS晶体管和NMOS晶体管，其特性在制造条件变动时而变动，因此具有即使在制造条件变动时也能够获得预期特性的设计余
量比较重要。图3是示意地示出本实施方式的上电复位电路1的PMOS晶体管Mh2的阈值电压 Vthp、NM0S晶体管MN22的阈值电压Vthn、以及电压分割电路30起动的第2阈值Vth2各自的工艺条件依赖性的曲线图。为了即使在制造条件变动时也能够在带隙基准电路10之后起动电压分割电路30，按照该图所示，使在工艺条件变动的全部范围内都为“Vth2 > Vthn”这样来设计PMOS晶体管和NMOS晶体管比较重要。本发明不限于上述实施方式，能够进行各种变形。例如，构成上电复位电路1的各个电路可以是各种结构的电路。产业上的可利用性本发明能够应用于在上电复位电路中稳定获得足够长的复位期间的用途。标号说明1上电复位电路；10带隙基准电路；20第1起动电路；30电压分割电路；40第2起动电路；50电压比较电路。
8
权利要求
1. 一种上电复位电路，其特征在于，该上电复位电路具有 带隙基准电路，其被供给电源电压，并输出预定的第1电压值； 第1起动电路，其在所述电源电压的值达到第1阈值以上时，开始所述带隙基准电路的稳定动作；电压分割电路，其具有串联地设于电源电压端子和输出端子之间的开关和第1电阻器、以及设于所述输出端子和接地端子之间的第2电阻器，从所述输出端子输出第2电压值，所述电源电压端子被供给所述电源电压；第2起动电路，其在所述电源电压的值达到大于所述第1阈值的第2阈值以上时，使所述电压分割电路的所述开关闭合；以及电压比较电路，其输入从所述带隙基准电路输出的第1电压值和从所述电压分割电路输出的第2电压值，在所述第2电压值小于所述第1电压值时输出复位电平的电压值，在所述第2电压值达到所述第1电压值以上时输出电源电压电平的电压值。
全文摘要
在电源电压VDD的值达到第1阈值以上时，通过第1起动电路(20)开始带隙基准电路(10)的稳定动作，从带隙基准电路(10)输出第1电压值VA。在电源电压的值达到大于第1阈值的第2阈值以上时，通过第2起动电路(40)使电压分割电路(30)的PMOS晶体管(MP3)成为导通状态，从电压分割电路(30)输出的第2电压值VB成为根据电阻器(R31、R32)的电阻比将电源电压的值进行分压而得到的值。在第2电压值VB小于第1电压值VA时，从电压比较电路(50)输出复位电平的电压值，在第2电压值VB达到第1电压值VA以上时，从电压比较电路(50)输出电源电压电平的电压值。
文档编号G06F1/24GK102342022SQ20108001093
公开日2012年2月1日 申请日期2010年2月25日 优先权日2009年3月11日
发明者三浦贤, 铃木肇 申请人:哉英电子股份有限公司