专利名称：上电复位电路的制作方法
技术领域：
本发明涉及电路技术领域，特别涉及一种上电复位电路。
背景技术：
上电复位信号是微控制器等时序电路中的一个至关重要的信号。复位信号的可靠性是微控制器等时序电路、芯片等是否能够正常运行的关键。在目前的方案中，少数电子设备、芯片等是由外部专门的上电复位芯片来提供复位信号，大多数是内置上电复位电路来提供复位信号。
图1、图2、图3中示出了目前传统的三种上电复位电路的电路结构示意图，图1所示的上电复位电路，是通过检测电源上电边沿的方式实现上电复位，在检测到电源上电边沿时，输出复位信号，图2所示的上电复位电路，是通过检测电源电压的方式实现上电复位，在检测到电源电压高于某个设定的阈值时输出复位信号，图3所示的上电复位电路，通过同时检测电源上电边沿和电源电压的方式，来输出复位信号。在这些上电复位电路的实现方式中，检测电源上电边沿的方式，容易对极缓慢的上电失效，检测电源电压的方式，容易对快速的上电失效，同时检测电源上电边沿和电源电压的方式，虽然结合了二者的优点，但是在电源质量不好的情况下，容易受到干扰，出现误复位的动作，因而严重影响了上电复位电路的可靠性。发明内容
基于此，针对上述现有技术中的上电复位电路可靠性低的问题，提供一种上电复位电路，其可以不受上电速度影响，可靠性高。
为达到上述目的，本发明采用以下技术方案:
—种上电复位电路，包括复位信号产生电路，所述复位信号产生电路包括:启动电阻电路，电容 CO，PMOS 管 MpO，PMOS 管 Mpl，PMOS 管 Mp2，NMOS 管 MnO，NMOS 管 Mnl，NMOS 管Mn2 ；
PMOS管MpO的第一金属极、启动电阻电路、电容CO、NMOS管Mn2的栅极分别接入电源VDD，PMOS管MpO的第二金属极与PMOS管Mpl的第一金属极连接，PMOS管Mpl的第二金属极与PMOS管Mp2的第一金属极连接，PMOS管Mp2的第二金属极与NMOS管Mnl的第一金属极连接，启动电阻电路的另一端、电容CO的另一端、PMOS管Mp2的栅极、NMOS管Mn I的栅极与NMOS管MnO的栅极和第一金属极相互连接，NMOS管MnO的第二金属极与NMOS管Mn2的第一金属极连接，PMOS管MpO的栅极、PMOS管Mpl的栅极、NMOS管Mnl的第二金属极、NMOS管Mn2的第二金属极接地。
根据本发明的上电复位电路，无论是电源VDD上电速度快还是慢，都可以有效地输出复位信号，使芯片复位，提高了上电复位的可靠性。
图1是传统的其中一种上电复位电路的电路结构示意图2是传统的第二种上电复位电路的电路结构示意图3是传统的第三种上电复位电路的电路结构示意图4是本发明的上电复位电路实施例一的电路结构示意图5是本发明方案中所采用的半施密特反相器的电路结构示意图6是本发明的上电复位电路实施例二的电路结构示意图7是本发明的上电复位电路实施例三的电路结构示意图8是本发明的上电复位电路实施例四的电路结构示意图。
具体实施方式
以下结合其中的较佳实施方式对本发明方案进行详细说明。需要说明的是，在下述实施例中的本发明的上电复位电路中，会涉及到NMOS管、PMOS管，NMOS管、PMOS管都分别有相应的源极S、漏极D、栅极G，而由于NMOS管、PMOS管的对称性结构，在将NMOS管、PMOS管进行连接时，源极S、漏极D的连接位置实质上是可以互换的。考虑到在制作NMOS管、PMOS管时，一般都是通过用金属铝引出两个电极来分别作为源极S和漏极D，因此，在下述对本发明的较佳实施方式的说明中，为了便于说明，是以第一金属极来表示NMOS管或者PMOS管的源极S、漏极D中的任意一个，以第二金属极来表示NMOS管或者PMOS管的源极S、漏极D中的另外一个，这里的第一金属极、第二金属极仅仅只是为了从名称上加以区分，并不用以限定是NMOS管或者PMOS管的源极S、漏极D。例如，在实际制作电路结构时，在其中一个NMOS管中，第一金属极可能是源极S，在另一个NMOS管中，第一金属极可能是漏极D。
实施例一
图4中示出了本发明的上电复位电路实施例一的电路结构示意图。在该实施例中，以电阻作为启动电阻电路为例进行说明。
如图4所示，在本实施例一中，该上电复位电路包括有复位信号产生电路。
如图4所示，该复位信号产生电路包括有:启动电阻R0、电容C0、PM0S管Mp0、PM0S管 Mp 1、PMOS 管 Mp2、NMOS 管 MnO、NMOS 管 Mn 1、NMOS 管 Mn2。其中，PMOS 管 MpO 的第一金属极、启动电阻R0、电容C0、NM0S管Mn2的栅极分别接入电源VDD，PM0S管MpO的第二金属极与PMOS管Mpl的第一金属极连接，PMOS管Mpl的第二金属极与PMOS管Mp2的第一金属极连接，PMOS管Mp2的第二金属极与NMOS管Mnl的第一金属极连接，启动电阻RO的另一端、电容CO的另一端、PMOS管Mp2的栅极、NMOS管Mnl的栅极与NMOS管MnO的栅极和第一金属极相互连接，NMOS管MnO的第二金属极与NMOS管Mn2的第一金属极连接，PMOS管MpO的栅极、PMOS管Mpl的栅极、NMOS管Mnl的第二金属极、NMOS管Mn2的第二金属极接地。
根据如上所述的本发明的上电复位电路，无论是电源VDD上电速度快还是慢，都可以有效地输出复位信号，使芯片复位，提高了上电复位的可靠性。
如图4所示，该上电复位电路还包括与上述复位信号产生电路相连接的迟滞反馈电路。其中，该迟滞反馈电路包括有PMOS管Mp3、反相器invO，其中，PMOS管Mp3的第一金属极接入电源VDD，PMOS管Mp3的第二金属极与PMOS管Mpl的第二金属极、PMOS管Mp2的第一金属极连接，反相器invO的输入端与PMOS管Mp2的第二金属极、NMOS管Mnl的第一金属极连接，PMOS管Mp3的栅极与反相器invO的输出端连接。在复位信号释放时，通过该迟滞反馈电路的反馈作用，进一步增加了上电复位的可靠性。
图4所示中，NMOS管MnO是连接成了二极管形式，启动电阻电路通过启动电阻RO来实现，电源VDD上电时，通过启动电阻RO给节点vdio充电。
在VDD电压小于NMOS管MnO的阈值时，NMOS管MnO处于关断状态，节点vdio的电压等于VDD，NMOS管Mnl与PMOS管Mp2处于关断状态，节点vdet处于未知电压状态。
当VDD电压上升到等于NMOS管Mn2的阈值电压时，PMOS管Mn2刚好导通，但导通电阻比较大，使得NMOS管MnO未能导通，节点vdio的电压等于VDD，NMOS管Mnl导通，PMOS管Mp2处于关断状态。此时节点vdet由于NMOS管Mnl的作用，被拉到低电平，因而反相器invO输出为高电平，PMOS管Mp3关断，复位信号RSTB输出低电平，复位芯片。
如果电源VDD的上电速度比较快，由于节点vdio有NMOS管MnO和NMOS管Mnl的对地寄生电容作用，启动电阻RO无法及时给vdio充电去打开NMOS管Mnl。此时，电容CO起到作用，可以迅速将节点vdio的电压拉到接近电源VDD的水平，从而可靠地打开NMOS管Mnl，让节点vdet处于低电平状态，复位信号RSTB输出低电平，复位芯片。
电源电压VDD继续上升时，NMOS管Mn2和PMOS管MpO、PMOS管Mpl的导通电阻变得越来越小，二极管MnO处于导通状态，二极管的非线性特性使得节点vdio电压上升量很小，使得PMOS管Mp2的栅源电压变大，而NMOS管Mn I的栅源电压基本不变。当电源VDD上升到比NMOS管Mnl和PMOS管Mp2的阈值电压之和略大时，PMOS管Mp2导通的比NMOS管Mnl强，使得节点vdet变为高电平，反相器invO输出低电平打开PMOS管Mp3，从而进一步拉高节点vdet的电平。此时，复位信号RSTB变为高电平，结束复位，让芯片开始正常运行。由于PMOS管Mp3的反馈作用，让复位信号释放的时候非常迅速，避免了这个时候由于电源噪音或者其他干扰让复位信号出现毛刺，从而增加复位的可靠性。
其中，反相器invO需要让节点vdet上升到比较可靠的电平时才能反转，因此，在本实施例的方案中，可以将该反相器invO设计为半施密特反相器。图5中示出了本实施例中所应用的半施密特反相器的电路结构示意图。如图5所示，其包括有三个NMOS管和一个PMOS管，以此实现信号的反向。
实施例二
图6中示出了本发明的上电复位电路实施例二的电路结构示意图。与上述实施例一的不同之处主要在于，本实施例中是以结合PMOS管实现启动电阻电路为例进行说明。
考虑在低功耗要求的情况下，在上述实施例一的方案中，启动电阻RO的阻值需要比较大，这样的会就会占用较大的硅片面积。因此，在本实施例的方案中，通过采用工作在电阻区的PMOS管来部分代替启动电阻RO的阻值，以满足低功耗和成本的要求。
如图6所示，通过一个PMOS管MrO和电阻Rl共同实现启动电阻电路，由一个PMOS管MrO结合电阻Rl共同承担启动电阻RO的阻值。PMOS管MrO的一个金属极接电源VDD，另一金属极与电阻Rl连接，PMOS管MrO的栅极接地，实现PMOS管MrO的电阻式连接。
图6所示中，是以一个PMOS管MrO结合电阻Rl共同承担启动电阻RO的阻值为例进行说明，实际上PMOS管的数目可以基于实际需要进行设定，只要各PMOS管的导通电阻加上电阻Rl的阻值，能够与实施例一中的启动电阻RO的阻值相同即可。其中，上述PMOS管MrO，可以采用长沟道PMOS管来实现。
本实施例二中的其他技术特征与上述实施例一中的相同，在此不予详加赘述。
实施例三
图7中示出了本发明的上电复位电路实施例三的电路结构示意图。与上述实施例二的不同之处主要在于，在本实施例中，是以全部用PMOS管来实现启动电阻电路为例进行说明。
如图7所示，四个PMOS管MrO、Mr1、Mr2、Mr3共同承担启动电阻RO的阻值。PMOS管MrO、Mr1、Mr2、Mr3的栅极均接地，其他的两个金属极依次连接，实现各PMOS管的电阻式连接。
图7所示中，是以四个PMOS管MrO、Mr1、Mr2、Mr3共同承担启动电阻RO的阻值为例进行说明，实际上，基于实际采用的PMOS管的导通电阻的差异，PMOS管的数目可能会有所不同，只要各PMOS管的导通电阻之和能够与实施例一中的启动电阻RO的阻值相同即可。其中，上述PMOS管MrO、Mr 1、Mr2、Mr3，均可以采用长沟道PMOS管来实现。
本实施例三中的其他技术特征与上述实施例二中的相同，在此不予详加赘述。
实施例四
图8中示出了本发明的上电复位电路实施例四的电路结构示意图。在本实施例中，与上述实施例三的不同之处主要在于，本实施例中，是还包括有低电平展宽电路。
在有些时序电路和模块中，对复位信号的宽度有最低要求，因此，在本实施例四的方案中，还包括有低电平展宽电路，实现复位信号的宽度的展宽，以满足对复位信号的宽度有要求的时序电路。
如图8所示，该低电平展宽电路包括有:电容Cl、PMOS管Mp4、NMOS管Mn3、NMOS管Mn4、NM0S管Mn5、NM0S管Mn6以及反相器invl。其中，PMOS管Mp4的第一金属极、电容CUNMOS管Mn3的栅极接入电源VDD，PM0S管Mp4的第二金属极、电容Cl的另一端、NMOS管Mn6的第一金属极与反相器invl的输入端连接，PMOS管Mp4的栅极、NMOS管Mn6的栅极与迟滞反馈电路的输出端连接，NMOS管Mn6的第二金属极与NMOS管Mn4的第一金属极、NMOS管Mn5的第一金属极连接，NMOS管Mn4的栅极与NMOS管Mn3的第一金属极连接，NMOS管Mn4的第二金属极、NMOS管Mn5的第二金属极接地，NMOS管Mn5的栅极与反相器invl的输出端连接。
工作过程中，在上电时通过电容Cl给节点RST充电，使得反相器invl可靠地输出低电平，从而让NMOS管Mn5的初始状态是关闭的。在复位信号释放时，NMOS管Mn3与长沟道器件NMOS管Mn4延长了对节点RST的放电时间，从而展宽了复位信号的宽度。NMOS管Mn5在复位信号释放后打开，让节点RST变为低阻节点，提高可靠性。
本实施例四的其他技术特征与上述实施例三中的相同，在此不予赘述。
需要说明的是，在上述实施例四的说明中，是以在上述实施例三的基础上增加低电平展宽电路为例进行说明，实际上，例如上述实施例一、二的电路结构中，也可以增加上述低电平展宽电路，实现对复位信号的展宽，在此不再详加赘述。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
权利要求
1.一种上电复位电路，其特征在于，包括复位信号产生电路，所述复位信号产生电路包括:启动电阻电路，电容CO，PMOS管MpO，PMOS管Mpl，PMOS管Mp2，NMOS管MnO，NMOS管Mnl，NMOS 管 Mn2 ； PMOS管MpO的第一金属极、启动电阻电路、电容CO、NMOS管Mn2的栅极分别接入电源VDD, PMOS管MpO的第二金属极与PMOS管Mpl的第一金属极连接，PMOS管Mpl的第二金属极与PMOS管Mp2的第一金属极连接，PMOS管Mp2的第二金属极与NMOS管Mnl的第一金属极连接，启动电阻电路的另一端、电容CO的另一端、PMOS管Mp2的栅极、NMOS管Mnl的栅极与NMOS管MnO的栅极和第一金属极相互连接，NMOS管MnO的第二金属极与NMOS管Mn2的第一金属极连接，PMOS管MpO的栅极、PMOS管Mpl的栅极、NMOS管Mnl的第二金属极、NMOS管Mn2的第二金属极接地。
2.根据权利要求1所述的上电复位电路，其特征在于，还包括与所述复位信号产生电路相连接的迟滞反馈电路。
3.根据权利要求2所述的上电复位电路，其特征在于，所述迟滞反馈电路包括PMOS管Mp3、反相器invO，PMOS管Mp3的第一金属极接入电源VDD，PMOS管Mp3的第二金属极与PMOS管Mpl的第二金属极、PMOS管Mp2的第一金属极连接，反相器invO的输入端与PMOS管Mp2的第二金属极、NMOS管Mnl的第一金属极连接，PMOS管Mp3的栅极与反相器invO的输出端连接。
4.根据权利要求3所述的上电复位电路，其特征在于，所述反相器invO为半施密特反相器。
5.根据权利要求2所述的上电复位电路，其特征在于，还包括与所述迟滞反馈电路连接的低电平展宽电路。
6.根据权利要求5所述的上电复位电路，其特征在于，所述低电平展宽电路包括:电容CUPMOS 管 Mp4、NM0S 管 Mn3、NM0S 管 Mn4、NM0S 管 Mn5、NM0S 管 Mn6 以及反相器 invl，PMOS管Mp4的第一金属极、电容Cl、NM0S管Mn3的栅极接入电源VDD，PMOS管Mp4的第二金属极、电容Cl的另一端、NMOS管Mn6的第一金属极与反相器invl的输入端连接，PMOS管Mp4的栅极、NMOS管Mn6的栅极与迟滞反馈电路的输出端连接，NMOS管Mn6的第二金属极与NMOS管Mn4的第一金属极、NMOS管Mn5的第一金属极连接，NMOS管Mn4的栅极与NMOS管Mn3的第一金属极连接，NMOS管Mn4的第二金属极、NMOS管Mn5的第二金属极接地，NMOS管Mn5的栅极与反相器invl的输出端连接。
7.根据权利要求1至6任意一项所述的上电复位电路，其特征在于，所述启动电阻电路包括电阻RO。
8.根据权利要求1至6任意一项所述的上电复位电路，其特征在于，所述启动电阻电路包括相互串联的、工作在电阻区的一个以上的PMOS管。
9.根据权利要求8所述的上电复位电路，其特征在于，所述启动电阻电路还包括与所述工作在电阻区的一个以上的PMOS管连接的电阻Rl。
10.根据权利要求8所述的上电复位电路，其特征在于，所述工作在电阻区的一个以上的PMOS管为长沟型PMOS管。
全文摘要
一种上电复位电路，包括复位信号产生电路，该复位信号产生电路包括启动电阻电路，电容C0，PMOS管Mp0、Mp1、Mp2，NMOS管Mn0、Mn1、Mn2；Mp0的第一金属极、启动电阻电路、电容C0、Mn2的栅极分别接入电源VDD，Mp0的第二金属极与Mp1的第一金属极连接，Mp1的第二金属极与Mp2的第一金属极连接，Mp2的第二金属极与Mn1的第一金属极连接，启动电阻电路的另一端、电容C0的另一端、Mp2的栅极、Mn1的栅极与Mn0的栅极和第一金属极相互连接，Mn0的第二金属极与Mn2的第一金属极连接，Mp0的栅极、Mp1的栅极、Mn1的第二金属极、Mn2的第二金属极接地。根据本发明，无论是电源VDD上电速度快还是慢，都可以有效地输出复位信号，使芯片复位，提高了上电复位的可靠性。
文档编号H03K17/22GK103178820SQ20131008691
公开日2013年6月26日 申请日期2013年3月18日 优先权日2013年3月18日
发明者陈春平 申请人:珠海市杰理科技有限公司