专利名称：交错排列式可编程逻辑器件的制作方法
技术领域：
本发明涉及可编程器件技术，特别涉及现场可编程逻辑器件。
背景技术：
现场可编程门阵列(Field Programmable Gate Array,简称“FPGA”)的核心部分由可编程逻辑单元(Programmable Logic Block,简称“PLB”)和可编程互连单元组成,可编程逻辑单元通过可编程互连单元相连，如图1所示。在大规模FPGA芯片中，可编程互连资源占芯片面积的70%以上，同时互连延时也占平均路径延时的70%以上，因此布线资源的性能很大程度上决定了 FPGA器件的性能。传统的互连结构把互连资源划分为水平互连资源和垂直互连资源，而应用中需要的互连的两个逻辑单元往往不在一条水平或者垂直线上，因此不管这两个逻辑单元距离多近，连接这两个逻辑单元至少都要经过一个可编程开关，这样对FPGA的速度影响很大且浪费资源。
Sumanta Chaudhuri 在 “Diagonal Tracks in FPGAs: A PerformanceEvaluation，，，International Symposium on Field Programmable Gate Arrays2009, p245-248中提出了一种45度的布线资源种类，但这只是传统结构的一种简单扩充。在工业界，XILINX在VIRTEX-1I芯片中提出了直接互连概念(direct connection)，其主要思想就是增加一种叫直接互连的互连资源，可以直接连接一个逻辑单元旁边的8个逻辑单元，而不需要经过可编程开关，这样能够加快一些邻近距离连线的速度，但是对其他较长连线还是无能为力。
申请号为CN201210189713.8的中国专利中提出了一种蜂窝状六边形的现场可编程门阵列(FPGA)结构，其基本逻辑单元(简称CLB，与本文PLB相同)结构为六边形，如图2所示，可编程互连单元具有三轴结构，每个轴向相差60度，分布在3条对角线方向(O度、120度、240度)，互连结构环面连接特性，在斜向连接的时候比传统结构连线短，速度较快.
但是，本发明的发明人发现，深亚微米集成电路的生产工艺设计规则一般都只允许水平和垂直方向走线，少数工艺允许存在45度连线，因此六边形的单元结构、交错60度角的三轴连线方式是无法直接在芯片上实现的。此外，上述结构单元为六边形，在芯片的四边形成锯齿状，浪费了芯片面积，而最终生产的芯片是长方形或者正方形。发明内容
本发明的目的在于提供一种交错排列式可编程逻辑器件结构，在斜向连接时比传统结构连线短、经过开关少，器件速度较快、占用面积较小，且该交错排列式结构与现有深亚微米集成电路生产工艺兼容，便于批量生产。
为解决上述技术问题，本发明的实施方式公开了一种交错排列式可编程逻辑器件，包括可编程互连单元和由多个矩形PLB构成的可编程逻辑阵列，其中每个PLB的放置方向相同，并且与六个PLB相邻；
上述PLB在一组对边方向上的两侧分别与两个PLB相邻，该相邻的两个PLB在该PLB的另一组对边方向上与该PLB相互交错，该PLB在该另一组对边方向上的两侧分别与一个PLB相邻。
本发明实施方式与现有技术相比，主要区别及其效果在于:
本发明提供了一种交错排列式可编程逻辑器件，包括可编程互连单元和由多个矩形PLB构成的可编程逻辑阵列，通过交错排列，一个PLB可与六个PLB相连，具有三个方向的互连通道，能够方便地实现斜向连线，在斜向连接时比传统结构连线短、经过开关少，器件速度较快、占用面积较小；此外，该交错排列式结构与现有深亚微米集成电路生产工艺兼容，便于批量生产。
进一步地，根据相应的连线方式设置上述PLB的长宽比，使得三个互连通道连线长度一致，从而三个互连通道的电学性能相近。
进一步地，通过不同输入输出模块相互配合，消除交错结构带来的锯齿边，形成一个四边平整的可编程逻辑器件，与生产的芯片形状相适应，节省芯片面积。
图1是现有的一种可编程逻辑器件的结构示意图2是现有的另一种可编程逻辑器件的结构示意图3a，图3c是现有的可编程逻辑器件的可编程逻辑单元的结构示意图3b是本发明第一实施方式中一种交错排列式可编程逻辑器件的可编程逻辑单元的结构示意图4是本发明第一实施方式中一种交错排列式可编程逻辑器件的可编程逻辑单元的结构示意图5a、图5b是本发明第一实施方式中一种交错排列式可编程逻辑器件的可编程逻辑单元的连线结构示意图6是本发明第二实施方式中一种交错排列式可编程逻辑器件的结构示意图。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明第一实施方式涉及一种交错排列式可编程逻辑器件。图3、图4是该交错排列式可编程逻辑器件的可编程逻辑单元的结构示意图，图5是该交错排列式可编程逻辑器件的可编和逻辑单元的连线结构示意图。该交错排列式可编程逻辑器件包括可编程互连单元和由多个矩形PLB构成的可编程逻辑阵列，其中每个PLB的放置方向相同，并且与六个PLB相邻。
如图3b、图4所示，PLBO在一组对边方向上的两侧分别与两个PLB (如PLBUPLB2和PLB4、PLB5)相邻，该相邻的两个PLB在该PLBO的另一组对边方向上与该PLBO相互交错，该PLBO在该另一组对边方向上的两侧分别与一个PLB (如PLB3和PLB6)相邻。
优选地，在PLBO的一组对边方向上的一侧相邻的两个PLB (如PLB1、PLB2)与在该组对边方向上的另一侧相邻的两个PLB (如PLB4、PLB5)以该PLBO的另一组对边方向上的中线为轴镜像对称，如图3b所示。可以理解，在本发明的其他实施方式中，各PLB还可如图4所示或以其他非镜像对称的交错方式排列，只要上述PLB能与六个PLB相邻，形成三个方向的互连通道即可。
优选地，在PLBO的一组对边方向上的一侧相邻的两个PLB(如PLB1、PLB2或PLB4、PLB5)在PLBO的另一组对边方向上与PLBO错开半个单元长度。可以理解，在本发明的其他实施方式中，各PLB间也可以相互错开1/3、2/3或其他比例的单元高度，形成三个不对称的互连通道。
如图3a所示，传统可编程逻辑器件结构为阵列排布，每个PLB周边4个PLB相邻，因此传统结构提供的互连资源通常为水平(如I到3)和垂直方向(如2到4)。在一个优选的例子中，本发明提出的交错式结构如图3b所示，各PLB交错排列，水平相邻两个PLB在竖直方向上的中心点错开半个单元长度，每个长边都与两个PLB相邻，同木地板拼接类似。可以理解，在本发明的其他实施方式中，也可以是竖直相邻两个PLB在水平方向上的中心点错开半个单元长度，每个短边都与两个PLB相邻。
交错式结构互连资源分布与传统结构不同，如图3b所示，其长边方向有两个互连通道，短边方向为一个互联通道，因此互连线数量是短边方向的两倍。通过互连通道，一个PLB在一条长边方向可以与斜向相邻的两个PLB连接，实现了斜向线的直接连接。短边方向没有交错，与传统阵列结构一致。因此从互连上看，一个PLB可以与上、下、左上、左下、右上、右下总共六个PLB连接，形成了垂直方向(如3到6)、左上到右下(如I到4)、左下到右上(如2到5)三个方向的互连通道。
若将图3b中每个PLB将长边按照通道一分为二，按照虚线将长方形拉伸，那么将得到图3c中的基于六边形单元结构，该结构与申请号为CN201210189713.8的中国专利中的六边形结构类似。从逻辑连接上看，本发明提出的交错式结构PLB与周围六个PLB相邻，与上述专利相似；但是通过交错排列，物理结构上，每个PLB都是长方形，解决了上述专利中与生产工艺不兼容的问题。
作为可选实施方式，上述PLB为如图3b、图4所示的长方形。可以理解，在本发明的其他实施方式中，PLB也可以是正方形。
图3b中交错式结构只是一个示意图，在本发明的各个实施方式中，上述PLB的长宽比可根据不同的连线方式进行设置，即互连通道的角度要与版图实现相结合。优选地，上述可编程互连单元在上述三个互连通道方向的连线长度相同。具体地说:
通常深亚微米集成电路工艺只允许水平垂直连线或者45度连线，为了保持三个方向上连线长度保持一致，图5分别设计了两种版图形状，以应对两种不同连线方式，但不限于此。
图5a采用了水平垂直连线方式，所以连线都只能走水平垂直两个方向，那么将PLB长宽比设计L/W为2:1，这种情况下中心单元A点分别到XYZ方向的6个单元中心点的距离相等，也就是三个互连通道连线长度一致。
图5b采用了 45度连线，允许互连线走45度方向，这样能够得到更短的连线长度，将PLB长宽比L/W设计为Vi I时，三个互连通道连线长度也相等。
根据相应的连线方式设置上述PLB的长宽比，使得三个互连通道连线长度一致，从而三个互连通道的电学性能相近。
当然，在本发明的其他实施方式中，三个互连通道方向的连线长度也可以不同。
此外，可以理解，在本发明的其他实施方式中，该交错排列式可编程器件还可包括常用的块存储器(BRAM)、数据信号处理器(DSP)、时钟资源等各种专用模块，这些模块的增加不改变可编程逻辑阵列的交错结构特征。
以上各改进组合后形成本发明的较佳实施方式，但各改进也可以分别使用。
本发明提供了一种交错排列式可编程逻辑器件，包括可编程互连单元和由多个矩形PLB构成的可编程逻辑阵列，通过交错排列，一个PLB可与六个PLB相连，具有三个方向的互连通道，能够方便地实现斜向连线，在斜向连接时比传统结构连线短、经过开关少，器件速度较快、占用面积较小。此外，该交错排列式结构与现有深亚微米集成电路生产工艺兼容，便于批量生产。
本发明第二实施方式涉及一种交错排列式可编程逻辑器件。图6是该交错排列式可编程逻辑器件的结构示意图。
第二实施方式在第一实施方式的基础上进行了改进，主要改进之处在于:通过不同输入输出模块相互配合，消除交错结构带来的锯齿边，形成一个四边平整的可编程逻辑器件，与生产的芯片形状相适应，节省芯片面积。具体地说:
该可编程逻辑器件包括可编程输入输出单元(Ι0Β)，上述IOB分布于可编程逻辑阵列四周，填补上述PLB交错形成的锯齿边。
优选地,上述IOB包括:
第一可编程输入输出模块10B1,与一个PLB相邻。
第二可编程输入输出模块10B2，与两个PLB相邻。
第三可编程输入输出模块10B3，与三个PLB相邻。
如图6所示，IOBl、10B2、10B3分布于可编程逻辑阵列四周，填补上述PLB交错形成的锯齿边。
在一个优选的例子中，图6表示交错结构可编程逻辑器件整体架构示意图，可编程逻辑器件整体由PLB、10B、可编程互连单元构成。其核心PLB阵列采用了交错式排列，优选地，相邻两列交错半个单元，因此核心阵列的上下两条边会出现锯齿状。可编程互连是可编程逻辑器件的重要组成部分，相邻PLB之间都存在一个互连通道，因此整体结构逻辑上存在上下、左上右下、左下右上3个互连通道。
IOB为可编程输入输出单元，实现信号进出可编程逻辑器件芯片，IOB单元分布在芯片四周。其中，根据不同位置IOB分为10B1、10B2和10B3三种，分别表示连接不同数量的可编程连线通道，10B2分布在左右两边，一个10B2与2个PLB相连，也就是支持两个互连通道。10B3分布在上下两边锯齿状凹坑处，分别与3个PLB相邻，10B3支持三个互连通道。IOBl分布在上下两边锯齿状的突起处和四角只有一个PLB相邻处，IOBl支持一个互连通道。
通过三种不同IOB的配合，将交错结构带来的锯齿边填平，形成一个四边平整的可编程逻辑器件完整芯片。
可以理解，在本发明的其他实施方式中，也可以使用一种、或两种或更多种输入输出模块，或其他模块，通过版图设计来消除锯齿边，并不限于图6所示的填补方式。
此外，本发明提出的可编程逻辑器件阵列也可以是PLB、IOB和互连单元以其他形式构成的任意大小的阵列，不限于图6所示的形式和尺寸。
需要说明的是，本发明各设备实施方式中提到的各单元都是逻辑单元，可以是细粒度的逻辑单元，也可以是粗粒度的逻辑单元，在物理上，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现，这些逻辑单元本身的物理实现方式并不是最重要的，这些逻辑单元所实现的功能的组合才是解决本发明所提出的技术问题的关键。此外，为了突出本发明的创新部分，本发明上述各设备实施方式并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，这并不表明上述设备实施方式并不存在其它的单元。
需要说明的是，在本专利的权利要求和说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。
权利要求
1.一种交错排列式可编程逻辑器件，其特征在于，包括可编程互连单元和由多个矩形可编程逻辑单元PLB构成的可编程逻辑阵列，其中每个PLB的放置方向相同，并且与六个PLB相邻； 所述PLB在一组对边方向上的两侧分别与两个PLB相邻，该相邻的两个PLB在所述PLB的另一组对边方向上与所述PLB相互交错，所述PLB在该另一组对边方向上的两侧分别与一个PLB相邻。
2.根据权利要求1所述的交错排列式可编程逻辑器件，其特征在于，在所述PLB的一组对边方向上的一侧相邻的两个PLB与在该组对边方向上的另一侧相邻的两个PLB以所述PLB的另一组对边方向上的中线为轴镜像对称。
3.根据权利要求2所述的交错排列式可编程逻辑器件，其特征在于，在所述PLB的一组对边方向上的一侧相邻的两个PLB在所述PLB的另一组对边方向上与所述PLB错开半个单兀长度。
4.根据权利要求1至3中任一项所述的交错排列式可编程逻辑器件，其特征在于，所述PLB与相邻的六个PLB形成三个互连通道，所述可编程互连单元在该三个互连通道方向的连线长度相同。
5.根据权利要求4所述的交错排列式可编程逻辑器件，其特征在于，所述PLB为长方形，所述PLB的长宽比为2:1。
6.根据权利要求5所述的交错排列式可编程逻辑器件，其特征在于，所述可编程互连单元采用水平垂直连线。
7.根据权利要求4所述的交错排列式可编程逻辑器件，其特征在于，所述PLB为长方形，所述PLB的长宽比为λ/ I
8.根据权利要求7所述的交错排列式可编程逻辑器件，其特征在于，所述可编程互连单元采用45度连线。
9.根据权利要求1至3中任一项所述的交错排列式可编程逻辑器件，其特征在于，该可编程逻辑器件包括可编程输入输出单元，该可编程输入输出单元分布于所述可编程逻辑阵列四周，填补所述PLB交错形成的锯齿边。
10.根据权利要求9所述的交错排列式可编程逻辑器件，其特征在于，所述可编程输入输出单元包括: 第一可编程输入输出模块，与一个所述PLB相邻； 第二可编程输入输出模块，与两个所述PLB相邻； 第三可编程输入输出模块，与三个所述PLB相邻； 所述第一可编程输入输出模块、第二可编程输入输出模块、第三可编程输入输出模块分布于所述可编程逻辑阵列四周，填补所述PLB交错形成的锯齿边。
全文摘要
本发明涉及可编程器件技术，公开了一种交错排列式可编程逻辑器件。本发明中，该交错排列式可编程逻辑器件包括可编程互连单元和由多个矩形可编程逻辑单元(PLB)构成的可编程逻辑阵列，其中每个PLB的放置方向相同，上述PLB在一组对边方向上的两侧分别与两个PLB相邻，该相邻的两个PLB在该PLB的另一组对边方向上与该PLB相互交错，该PLB在该另一组对边方向上的两侧分别与一个PLB相邻。通过交错排列，一个PLB可与六个PLB相邻，在斜向连接时比传统结构连线短、经过开关少，器件速度较快、占用面积较小。此外，该交错排列式结构与现有深亚微米集成电路生产工艺兼容，便于批量生产。
文档编号H03K19/177GK103199854SQ20131008557
公开日2013年7月10日 申请日期2013年3月15日 优先权日2013年3月15日
发明者黄志军, 王元, 陈利光, 赵永胜 申请人:上海安路信息科技有限公司