专利名称：自动化布局布线方法
技术领域：
本发明涉及模拟集成电路设计后端，尤其是关于器件测试结构的自动布局布线。
背景技术：
集成电路设计包括前端设计和后端设计两个阶段，前端设计负责逻辑实现，通常 是使用Verilog/VHDL之类语言，进行行为级的描述。后端设计是指将前端设计产生的门级 网表通过EDA设计工具进行布局布线和进行物理验证并最终产生供制造用的⑶S文件的过 程，其主要工作职责有芯片物理结构分析、逻辑分析、建立后端设计流程、版图布局布线、 版图编辑、版图物理验证、联络晶圆厂并提交生产数据。所谓GDS文件，是一种图形化的文 件，是集成电路版图的一种格式。随着混合信号设计复杂性的日趋增加，开发工艺设计工具包(PDK，Pr0CeSSDeSign Kit)并建立验证参考流程对于降低昂贵的设计反复所带来的市场风险是非常重要的。一 般来说，晶圆厂会根据工艺技术的要求定制PDK的设计组件，每个工艺都会有一套对应的 PDK。PDK是为模拟/混合信号IC电路设计而提供的完整工艺文件集合，是连接IC设 计和IC工艺制造的数据平台。PDK的内容包括器件模型(Device Model)；符号和视图 (Symbols&View)；组件描述格式(CDF，Component DescriptionFormat)和 Callback 函数； 参数化单元(Pcel 1，Parameterized Cell)；技术文件(Technology File)；物理验证规则 (PV Rule)文件等。其中参数化单元(Pcell)中的参数指的就是CDF参数，它们的组合能够实现用户 定制的所有功能，是PDK的核心部分。实际上，PDK的库就是指所有参数化单元的合集。总之，如果拥有了经过验证的参数化单元结构、符号及规则等优化集合的PDK，IC 设计人员的工作就能从繁琐易错的任务中解脱出来而变得高质量且富有效率。在传统版图单元库中，只存在MOS晶体管基本单元，版图绘制人员在绘制匹配MOS 晶体管时，先调用带参数的MOS晶体管，然后再根据所需测量的MOS晶体管尺寸参数，对每 个MOS晶体管的版图单元进行参数设置，接着根据匹配的原则进行布局布线。整个过程从 添加MOS晶体管，对它们进行参数设置，在版图中的位置布局，到布线连到衬垫，各个环节 都由绘制人员手工完成。若MOS晶体管数量十分庞大或尺寸有所变化，则改动操作非常繁 琐，而且还容易在不经意中发生错误。
发明内容
本发明提供了一种多个晶体管模块单元测试结构的自动化布局布线方法，以调入 所需测量晶体管的数据并生成版图，减小版图的面积，提高绘制测试结构版图的效率，改善 结构的稳定性。根据本发明的实施例，提供一种多个晶体管模块单元测试结构的自动化布局布线 方法，包含有若干个被测晶体管和衬垫及它们之间的金属连线。
可选的，所述晶体管模块单元的数量，自动生成MOS晶体管并按纵向排列。可选的，所述晶体管模块单元的栅长、栅宽及叉指数，根据实际版图允许面积，按 适当的间隔左对齐排列。可选的，所述测试结构的布局方法衬垫在版图左侧纵向排列，其间距符合工艺最 小尺寸或被测MOS晶体管宽度。可选的，所述测试结构的布局方法衬垫成上下对称排列，中间为对应栅和衬底的 衬垫，上下对称排列对应源和漏的衬垫。可选的，所述测试结构的布线方法无论被测MOS晶体管参数如何，各个部分的 栅、源、漏都合并引出，对外看来一个MOS晶体管只有四个输出。可选的，所述测试结构的布线方法一个被测MOS晶体管对应一组源和漏的衬垫， 该晶体管的所有源区统一连到它所对应的源衬垫，而所有漏区统一连到它所对应的漏衬 垫。所有被测MOS晶体管对应一组栅和衬底的衬垫，所有晶体管的栅统一连到唯一的栅衬 垫，而所有衬底统一连到唯一的衬底衬垫。故N个晶体管对应N个源衬垫、N个漏衬垫、1个 栅衬垫和1个衬底衬垫。
图1为按参数生成MOS晶体管参数化模块单元结构示意图。图2为布置完衬垫后上下对称布局结构示意图。图3为多个晶体管模块单元测试结构的自动化布局布线完成示意图。
具体实施例方式以下结合附图表和具体实施例来进一步说明本发明，本实施例仅用于阐释基本原 理，并非用于限定本发明，本发明的范围应以权利要求所限定的范围为准。阅读了下文对于 附图表所示实施例的详细描述之后，本发明对所属技术领域的技术人员而言将显而易见。如表1所示，本发明的实施例含有4个被测MOS晶体管。
权利要求
1.一种晶体管参数化模块单元，由若干个晶体管组成，其特征在于，所述模块单元提供 控制晶体管个数的参数，修改所述的参数，可以调整晶体管的个数，内部将自动做出相应调 整，将晶体管按纵向的方向排列。
2.如权利要求1所述的模块单元，其特征在于，所述模块单元提供控制晶体管栅长 (L)、栅宽(W)及叉指数(Finger)的参数，修改所述的参数，可以调整晶体管的尺寸，内部将 自动做出相应调整，仍然保持匹配连接关系，且各个晶体管之间左对齐方式排列，在栅长较 大时衬垫之间的间距会随之而改变。
3.如权利要求1所述的模块单元，其特征在于，所述模块单元中每个晶体管引出η条金 属线，供模块单元与外部电路连接。其中金属线包括衬底引出金属线(1条)；栅引出金属 线(数量为该晶体管的叉指数)；源引出金属线(数量为该晶体管的叉指数)；漏引出金属 线(数量为该晶体管的叉指数减一)。
4.一种测试结构的布局方法，其特征在于，如权利要求1所述的模块单元中所有晶体 管均将栅横向放置，源和漏分部在其上下；晶体管之间纵向排列，且均按栅的最左侧对齐， 作为测试结构的基本摆放方式。
5.如权利要求4所述的测试结构布局方法，其特征在于，衬垫的摆放采用纵向一列的 版图结构，在所测晶体管栅长和叉指数较小时衬垫之间的间距符合工艺最小间距；在所测 晶体管栅长和叉指数较大时或其他布局需要时衬垫间距可适当放大。
6.如权利要求4所述的测试结构布局方法，其特征在于，衬垫的摆放采用上下对称的 版图结构，对称中心是一个作为栅引出的衬垫与一个作为衬底引出的衬垫；上下对称结构 中的衬垫分别作为源和漏的引出。
7.—种测试结构的布线方法，其特征在于，如权利要求4所述布局方法中每一个晶体 管的源、漏、栅和衬底统一由金属连出；对于多叉指结构，所有的源接在一起，所有的漏接在 一起，所有的栅也接在一起，对外看来一个晶体管只有四个输出。
8.如权利要求7所述的测试结构布线方法，其特征在于，一个晶体管对应一组源和漏 的衬垫，该晶体管的所有源区统一连到它所对应的源衬垫，而所有漏区统一连到它所对应 的漏衬垫。
9.如权利要求7所述的测试结构布线方法，其特征在于，所有晶体管对应一组栅和衬 底的衬垫，所有晶体管的栅统一连到它所对应的栅衬垫，而所有衬底统一连到它所对应的 衬底衬垫。
全文摘要
本发明提供了一种多个晶体管模块单元测试结构的自动化布局布线方法，其中所述的引入参数的晶体管模块单元，是由若干个晶体管组成测试结构。所述自动化方法，智能地将被测试晶体管与所对应的衬垫相连接完成布局布线。所述自动化方法，大规模地降低了新工艺下晶体管测试电路与测试结构的实现复杂度，缩短了完成时间，并提高了可靠度。
文档编号G06F17/50GK102136022SQ20111010276
公开日2011年7月27日 申请日期2011年4月22日 优先权日2011年4月22日
发明者张翼, 程玉华, 陈曦 申请人:上海北京大学微电子研究院