专利名称：一种基于几何规划的大规模集成电路回归测试管理方法
一种基于几何规划的大规模集成电路回归测试管理方法
背景技术：
本发明属于大规模集成电路(VLSI)设计验证的电子设计自动化(EDA)领域，特别涉及一种基于几何规划的回归测试管理方法。
背景技术：
VLSI设计的验证工作对于保证芯片的功能正确性具有非常重要的意义，在VLSI 的设计过程中，回归测试贯穿始终。VLSI设计一般以RTL代码描述，当RTL代码进行了少量改动时，要重复运行已有的全部测试以确保本次修改没有引入设计错误。对于复杂的、含多个RTL模块的VLSI设计，多个验证人员参与回归测试的编写，回归测试较多，要达到100% 的功能覆盖需要的回归测试时间太长，磁盘用量太大，超过了可用计算资源量。另一方面， 少量的RTL代码改动只局限于几个甚至一个模块，因此针对每个模块的回归测试的重要性是不同的，对相关的模块进行相对较高的功能覆盖即可满足测试要求。因此全局的测试管理方法尤为重要，能够整体权衡功能覆盖率指标和可用的计算资源，并给出一个最优的计算资源分配方案，能够在总的计算时间受限和磁盘用量受限的条件下，得到最大的功能覆盖率。目前的状况是，缺乏全局的测试管理方法，无法对可用的计算资源进行有效分配以达到最佳的测试效率，每次回归测试均无法实现有针对性的高效的测试，单纯以100%功能覆盖率驱动的回归测试过程过于保守，浪费了很多计算资源。
发明内容
本发明针对上述缺点，将功能覆盖率及磁盘用量建模为时间的幂函数，提出了基于几何规划方法实现计算资源最优的分配方案，得到最大的功能覆盖率，充分发挥计算资源的最大效能，减少了设计工作与验证工作的反复迭代，缩短产品开发周期。本发明的方法实现步骤如下1)运行各个回归测试，收集功能覆盖率，并将其建模为时间t的幂函数
^ =C/^ = 1,2,···，#)，其中系数Ci，Xi分别是正实数与实数，自然数N代表回归测试的数目。2)同样运行各个回归测试，收集磁盘用量信息，并也将其建模为时间t的幂函数疼=馬^^= 1,2，"-,#)，其中系数 71分别是正实数与实数，自然数N代表回归测试的数目。3)当对RTL代码进行少量改动时，由设计人员提供一组加权参数β i(i = 1,2,'", N)，一般取作< 1，表示某模块与本次RTL代码改动的相关程度。对于明显不相关的模块，可设置I为很小，相关程度越大取值越大。4)管理者尝试给出可用的总计算时间上限T及总磁盘用量上限S。5)用凸优化软件包求解下述几何规划问题(求解算法具有多项式时间复杂性，求解速度很快)
权利要求
1. 一种大规模集成电路设计验证的回归测试管理方法，其特征在于将功能覆盖率及磁盘用量建模为时间的幂函数，在总的计算时间受限和磁盘用量受限的条件下，基于几何规划方法求出计算资源分配方案，适当变动总计算时间上限T及总磁盘用量上限S，得到计算资源最优分配曲线，此曲线是管理者对回归测试进行计算资源分配的依据，此方法的步骤如下1)运行各个回归测试，收集功能覆盖率，并将其建模为时间t的幂函数:
全文摘要
本发明公开了一种大规模集成电路(VLSI)设计验证电子设计自动化(EDA)领域中的回归测试管理方法。此方法将功能覆盖率及磁盘用量建模为时间的幂函数，在总的计算时间受限和磁盘用量受限的条件下，基于几何规划方法求出计算资源分配方案，适当变动总计算时间上限T及总磁盘用量上限S，得到计算资源最优分配曲线，此曲线是管理者对回归测试进行计算资源分配的依据。此方法能够充分发挥计算资源的最大效能，得到最大的功能覆盖率，使得可用的计算资源进行有效分配达到最佳的测试效率，减少了设计工作与验证工作的反复迭代，缩短产品开发周期。
文档编号G06F17/50GK102289533SQ20111012549
公开日2011年12月21日 申请日期2011年5月9日 优先权日2011年5月9日
发明者周丽明 申请人:江南大学