专利名称：信号转换装置及其在大规模集成电路上的应用的制作方法
技术领域：
本发明涉及一种信号转换装置和使用该装置的LSI(大规模集成电路)，该信号转换装置接收、整形信号，并根据信号的幅度将高电平、低电平或中间电平信号转变为可用于逻辑信号处理电路的合适的逻辑信号。
由于获得高速、减少功率损耗和低噪声的目的，处理逻辑信号的大多数常用的LSI都使用能处理小幅值信号，即通常不大于电源电压的低幅值接口。用于低幅值接口的公知技术包括GTL(喷射收发两用机逻辑电路)、CTT(中央带有分接头的终端)、LVDS(低电压差功式信号设备)、以及PECL(伪发射极耦合逻辑电路)。根据PECL的技术要求，尽管信号幅值大约为0.6V，但所需的电源电压为大约3V或5V。通常使用一端电压和一端电阻来提供这种类型的低幅值信号。例如，刚才提到的PECL技术以下列方式输出一高电平信号它的输出电路将一特定电流通过一端电阻流到一端电压源，从而导致沿着该端电阻产生一电动势。另一方面，当PECL输出一低电平信号时，它的输出电路将一特定电流从端电压源流过端电阻，导致沿着该电阻产生一电动势。所以，所产生的低幅值信号的高电平电压比所述端电压约高出0.3V。相应地，它的低电平电压比端电压约低0.3V。因此，产生一幅值大约为0.6V的信号。
两种通用的传输低幅值信号的途径为单相传输和差动式传输方法。在单相传输方法中，使用一个单独的低幅值信号用于信号传输。另一方面，在差动式传输方法中，同时传输所述低幅值信号和它的反相信号。
在单相传输方法中，以下列方式来确定一输入信号的逻辑电平在该信号本身到达另一输入端的同时，在接收电路的2个输入端之一上提供一其幅值约为所述输入信号幅值一半的参考电压。那么，如果所述信号大于或等于该参考电压，则它被认为是一高电平信号，反之，(即，如果该信号小于参考电压)，它被认为是一低电平信号。
另一方面，在差动式传输方法中，当接收到一信号时，如上所述的2个相互反相的信号分别同时地传到接收电路的2个输入端。在这种方法中，如果在非反相输入端的信号电平比另一输入端，即反相输入端的电平高，则该信号被认为是一高电平信号。反之，如果在非反相输入端接收到的信号电平比反相输入端的低，则该信号被认为是一低电平信号。
图1A示出了一常用的单相传输电路的结构。图1B是输入/输出信号的时序图。如图1A所示的电路结构中，一输入端(1N)与单相电平判别电路26的一个输入端相连。一参考输入端(VR1)与单相电平判别电路26的另一输入端相连。单相电平判别电路26的输出端与单相电平识别电路27的输入端相连。最后，一输出端(OUT)与单相电平识别电路的输出端相连。
现在将参考图1B中的时序图对图1A中所示的常用电路的运行情况加以描述。如图1B所示输入信号(IN)和参考信号(UR1)分别施加到单相电平判别电路26的两个输入端。当输入信号等于或大于参考信号(VR1)时，单相电平判别电路26确定该输入信号(IN)是一高电平。反之，当该信号小于参考信号(VR1)，则认为它是低电平。据此将输出最后的结果26OUT信号。然后，单相电平识别电路27接收26OUT信号，相应于26OUT信号输出一逻辑非反相电平信号(OUT)。诸如输出信号的逻辑反相这样的逻辑操作通常是由单相电平识别电路27来完成。
图2A示出了惯用的差动传输电路的结构。图2B是输入/输出信号的时序图。如图2A所示的电路结构中，非反相输入端(IN)与差动式电平判别电路28的其中一个输入端相连。另外，反相输入端(INX)与差动式电平判别电路28的另一输入端相连。更进一步，单相电平识别电路27的输入端与差动式电平判别电路28的输入端相连。单相电平识别电路27的输出端与一输出端(OUT)相连。
现在将参考图2B的时序图对图2A中的常用电路的运行情况加以描述。如图2B所示，非反相输入信号(IN)和反相输入信号(INX)分别施加到差动式电平判别电路28的两个输入端。当非反相信号(IN)比反相信号(INX)大时，差动式电平判别电路28认为该输入信号是高电平。反之，当非反相信号(IN)小于反相信号(INX)时，则认为输入信号是低电平。然后将输入结果28OUT信号。单相电平识别电路27接收28OUT信号，并相应于28OUT信号输出一逻辑非反相电平信号(OUT)。诸如输出信号的逻辑反相这样的逻辑操作是由单相电平识别电路27完成。
如上所述，在惯用的信号幅值处理过程中，从输出电路中传输一单相传输信号或一差动式传输信号。那么，当输出电路既不传输高电平信号也不传输低电平信号时，所连接的传输线被迫进入一高阻抗状态。这种状态通常用于防止与从一个连续输出电路输出的信号相撞，该连续输出电路与同一传输线相连。
当所述输出电路与信号传输线的连接被中断时，也同样能进入这种高阻抗状态。在进入这种高阻抗状态时，信号传输线的电平(高或低)开始接近端电源电压。另外，其幅值变为0。
接收一低幅值信号的电路确实拥有一个幅值的最小的门限值其电平低于这个门限电平的输入信号不能被分为高或低电平。该最小门限值被称为最小额定幅值，其电平大于该额定电平的接收信号能被电路正确地分类(如高或低)。因此，被传输的信号其幅值必须大于等于该额定幅值。如果由接收电路接收到的信号其幅值小于额定幅值，那么不能对其精确地识别出该信号电平是高电平或低电平，从而导致输出一错误信号。这个问题可以参考图1A中的常用电路解释如下当施加到输入端(IN)上的信号幅值小于最小额定幅值时，单相电平判别电路26不能将该输入信号分类为高电平或低电平，其结果输出一中间电平信号，后续电路既不能将其确定为高电平也不能确定为低电平。因此，当单相电平识别电路27接收到该输出信号时(从单相电平判别电路26)，它不能将该信号确定为高电平或低电平，并且因而输出一错误信号。这种错误信号的产生是由于这些事实的结果即高和低电平的随机变化取决于接收电路的电源特性，环境温度，在接收电路的制造过程中引起的接收电路可能的质量不均匀性，和其它与之相连的电路特性。该错误信号同样可能作为既不是高电平也不是低电平的中间电平信号被产生。在前一种情况中(其中输出一错误信号)，在其中装备一LSI的装置可能由于该错误信号而出错。在后一种情况中(其中输出一中间电平信号)，构成该接收电路的晶体管可能进入一种不希望的导通状态，并在其中流过大量的稳态电流。这种大量的电流导致了功率损耗的增加和产生热量，这样也同样能导致使用晶体管的LSI和装置出错。
上述的问题也同样产生在图2A和2B中所示的差动式传输中。在这种高阻抗状态中，信号幅值为0，低于最小额定幅值。所以，可能发生上述同样的问题。
考虑到现有技术中上述提到的问题，设计了本发明。因此，本发明的目的是为了提供一种信号转换装置，该装置能防止由于中间电平信号(即，信号不能确定为高电平或低电平)而产生的上述问题，并且能防止接收电路的晶体管进入不希望的导通状态。其结果防止了功率损耗的增加和由于大量电流所导致的热量的产生。
根据本发明的一个方面，所提供的信号转换装置包括差动式信号检测电路，用于分别检测信号和第一参考电压之间的第一差值，以及该信号和第二参考电压之间的第二差值；该装置还包括一编码电路，用于分别将第一和第二差值编码成给定代码信号。
根据本发明的另一方面，所提供的信号转换装置包括一信号转换电路，将差动式信号转换为一单信号；一差动式信号检测电路，分别检测由信号转换电路转换的信号与第一参考电压之间的第一差值，以及由该信号转换电路转换的信号与第二参考电压之间的第二差值；和一编码电路，分别将第一和第二差值编码成给定的代码信号。
根据本发明的又一个方面，所提供的信号幅值处理方法包括差动式信号幅值检测步骤，检测输入信号和输入信号的反相信号之间的电压差，即，它们的幅值之差，并输出所得到的差动式信号；差动式信号检测步骤，分别检测所述差动式信号与第一参考电压的差值，以及该差动式信号与第二参考电压之间的差值，并输出结果差动式信号；额定信号识别步骤，即，接收差动信号，识别输入信号是高电平或低电平，确定输入信号的幅值小于给定的最小额定幅值，并且同样输出一结论性信号。
根据本发明的又一个方面，上面提到的信号幅值处理方法还进一步包括用一给定因子将输入信号放大的信号放大步骤，虽然该信号幅值小于最小的给定幅值。
具有上面提到的结构的本发明提供了下面较好的效果除了确定输入信号电平是高或低之外，还确定处于高阻抗状态的输入信号幅值是否低于最小额定幅值。本发明可以成功地检测其中信号幅值为零的高阻抗状态。因此，将可以防止由于高阻抗状态而导致的故障的出现。另外，还将产生对应于高阻抗状态的一个指示信号。
本发明的其它特征和有益效果将通过随后结合附图的详细说明书而变得显著。其中图1A和1B分别示出了通用电路的结构和它的运行；图2A和2B分别示出了通用电路结构和它的运行；图3示出了第一实例的电路构成；图4示出了差动式信号检测电路的结构；图5A和5B分别示出了额定信号识别电路的结构和用于额定信号识别电路的功能表；图6是显示第一实施例的时序图；图7示出了第二实施例的结构；图8示出了差动式信号放大电路的结构；以及图9A，9B和9C分别示出了应用电路的结构，传输信号的基本波形，和处于高阻抗状态下的波形。
下面将参考附图详细描述本发明的第一实施例。
图3示出了本发明的第一实施例的结构。这个第一实施例是由差动式信号检测电路1和额定信号识别电路2组成。差动式信号检测电路1包括一输入端1N，两个参考电压输入端VR2和VR3，和两个输出端OUTA1和OUTA2。额定信号识别电路2包括两个输入端INA1和INA2，以及两个输出端OUT1和OUT2。差动式信号检测电路1检测输入信号和参考电压VR2之间的差值，和该输入信号和参考电压VR3之间的差值，并输出所得的差动式信号OUTA1和OUTA2。然后，额定识别电路2将该差动式信号OUTA1和OUTA2编码为能共同显示所述输入信号是否被分成高电平，低电平，或中间电平的信号OUT1和OUT2。
图4示出了差动式信号检测电路1的结构。如图4所示，该差动式信号检测电路1是这样组成的电流源8和13，其通过相应的有源负载电阻6、7、11和12提供电流；以及转换晶体管4、5、9和10，其用于控制相应的电流是否将流过。
PMOS型有源负载晶体管6和7的源极都与电源电压VDD相连，而它们的栅极都与有源负载晶体管6的漏极相连。NMOS型转换晶体管4和5各自的漏极分别与晶体管6和7的漏极相连，而它们的源极都与电流源8相连。均为NMOS型晶体管的有源负载晶体管11和12的源极都与电源电压VSS相连，而它们的栅极都与晶体管12的漏极相连。均为PMOS晶体管的转换晶体管9和10的漏极分别与晶体管11和12的漏极相连，而它们的源极都与电流源13相连。转换晶体管5和9的栅极彼此相连，并且在它们的连接点处放置有一输入端。参考电压输入端VR2和VR3分别位于转换晶体管4和10的栅极。输出端OUTA1和OUTA2分别位于晶体管5和9的漏极。
图5示出了图3中额定信号识别电路2的结构。如图5A所示，该额定信号识别电路2包括逻辑电路21至25，并输出显示高电平、低电平或高阻抗电平的逻辑类型信号(OUT1和OUT2)。AND电路21有两个输入端INA1和INA2，它的逻辑输出馈送到AND电路23的一个输入端和AND电路25的一个输入端，除此之外，AND电路21的输出也馈送到反相器24，该反相器24再将它的反相信号输出到输出端OUT1。通过输入端INA2接收的信号被反相器22所反相，然后输出到AND电路23的另一个输入端。来自AND电路23的输出被送往AND电路25的另一个输入端，然后输出到输出端OUT2。
图5B是一功能表，示出了差动式信号检测电路1和额定信号识别电路2的运行情况。如图5B所示，当输入高电平或低电平信号时(IN；见图3)，通过两个输出端OUT1和OUT2输出互补的逻辑信号。但是，当输入高阻抗电平(HZ)信号时，特别地，当输入信号幅值低于差动式信号检测电路1的最小额定幅值(即，该信号落入参考电压VR2和VR3之间)时，通过两个输出端OUT1和OUT2输出低电平信号。
具有图5A结构的装置可以防止由于接收高阻抗状态下的信号而导致出错。
下一步，将参考图6描述本发明的第一实施例的工作情况。
图6(在图3和4中也示出)中所示出的两个参考电压VR2和VR3以这种方式被设置，即VR2和VR3之间的差值等于最小额定幅值，并且R2＞VR3。当以这种方式设置时，VR2对应于逻辑高电平阈值，而VR3对应于用于差动式信号检测电路1的逻辑低电平阈值。当输入端IN的信号变化并且超越过参考电压VR2和VR3时，通过输入端IN并是该信号的反相信号的逻辑电平将分别从两个输出端OUTA1和OUTA2输出。在区域1和3中(图6)示出了这种工作情况。当输入信号1N大于或等于差动式信号检测电路1的最小额定幅值时，进行这种运行情况。但是，当该输入信号的幅值小于最小的额定幅值(这种情况特别对应于图6中的区域2)，或者换句话说，当该输入信号小于其中一个参考电压(具体地，VR2)，但等于或大于另一个参考电压(具体地，VR3)时，该信号(它的幅值可能因此很小)不能超越参考电压VR2和VR3。这样导致了图4中差动式信号检测电路1的2个输出OUTA1和OUTA2没有变化；即，OUTA1和OUTA2连续地输出相同的相应的高电平或低电平信号。在图5A的额定信号识别电路2中，输出OUT1和OUT2分别与输入端INA1和INA2耦合。图5B中的功能表可以清晰地了解输出OUT1和OUT2以图6所示的时序图方式工作。具体地，图5B功能表的头两行示出了在图6时序图中位于区域1和3中的输出OUT1和OUT2(在这种情况中，高电平或低电平输入信号已经输出)。图5B功能表的最后一行示出了在图6时序图中位于区域2中的输出OUT1和OUT2(在这种情况中，该输入信号是处于高阻抗状态)。
下一步，将参考图7描述本发明第二个实例的电路结构。
该第二实施例涉及在差动式传输方法中接收和放大差动或信号的信号放大电路。图7示出了这种电路结构的一个例子。当输入信号的幅值与信号检测电路的最小额定幅值之间的差值较小以致于不能检测出该输入信号的幅值是否比最小额定幅值小时，由于该信号检测电路的低的分辨率，信号放大就非常有用。
如图7所示，第二实施例包括第一实施例的差动式信号检测电路1和额定信号识别电路2；以及带有一个非反相输入端IN，一个反相输入端INX，和一个输出端OUTB的作为差动式信号检测和放大装置的一个差动式信号放大器3。差动式信号检测电路1通过该电路1的输入端接收来自差动式信号放大器3的输出端OUTB的信号。
图8示出了差动式信号放大电路3结构的一个例子。如图8所示，这个差动式信号放大电路3包括电阻16和17；给相应电阻提供电流的恒定电流源19和20；以及控制相应电流是否流过的转换晶体管14和15。其基极与非反相输入端IN相连的转换晶体管14的集电极通过电阻16与电源电压VDD相连。晶体管14的发射极与电源电压VSS相连。除此之外，反相输入端INX与晶体管15的基极相连，输出端OUTB置于晶体管15的集电极。晶体管15的集电极与电源电压VDD相连；它的发射极与电源电压VSS相连。晶体管14和15的发射极通过电阻18彼此相连。因为差动式信号检测电路1和额定信号识别电路2具有与在第一实施例中所描述的相同的结构，所以省去对它们的解释。
下面将根据本发明描述第二个实施例的运行情况。在差动式信号放大电路3将在非反相输入端IN和反相输入端INX接收到的每个输入信号放大之后的后续运行与第一实施例中的相同。通过调整流过差动式信号放大电路3中电阻16和17的恒定电流，而该恒定电流是由电流源19和20所提供，或是调整电阻16和17的电阻，将很容易地确定信号放大倍数。
随着上述放大操作，一个普通输入信号的幅值与最小的额定幅值之间的差值将变得越来越大。差动式信号检测电路1的参考电压VR2因此被设置为该输入信号的最大电压和电压A2的平均值，这里A2和电压A3之间的差值等于最小额定幅值，且A2＞A3；同样地，差动式信号检测电路1的参考电压VR3设置为该输入信号的最小电压与上述的电压A3的平均值。
注意，当上述第二个实施例的差动式信号放大电路3的放大倍数确定为1时，实际并没有发生放大。此外，当第二实施例用作带有放大功能的以单相为基础的传输单元时，该反相输入端(INX)作用为一参考输入端(VR1)，而非反相输入端(IN)则保留提供输入信号的一个端点，在这种情况中，该输入信号是一单相传输信号。
图3,4和5中示出了单相电平差动式检测电路1、差动式信号放大电路3和额定信号识别电路的电路结构。但是，这些仅仅是最简单的结构，用来使关于电路运行的解释便于理解。实际上，只要它按照图6的时序图工作，那么任何结构可以被允许。例如，每个双极性晶体管都可以被一个MOS型晶体管所置换，反之亦然。每个晶体管同样可以被一个MOS晶体管，或其它相关的有源器件所置换。这些置换是公知的。
就图5B的功能表而论，该输出信号OUT1和OUT2一起显示输入信号的逻辑电平，即，显示该输入信号电平是否是高电平、低电平或高阻抗电平。但是，只要可以清楚地区别低电平，高电平和高阻抗电平之间的差别，那么与输入信号电平相关的OUT1和OUT2信号电平的实际逻辑值可以不同于图5B所示的值。所以，可以对应于功能表中OUT1和OUT2的逻辑值输出修改图6时序图的逻辑值。相应地，同样也可以修改差动式检测电路、信号放大电路，和额定信号识别电路的逻辑值。很容易获得这些改变。
在本发明的第三个实施例中，将参考图9A，9B和9C描述上面提到的第一和第二实施例的一个应用。
图9A示出了该应用的结构。在这个应用中，根据本发明第二施例的差动式信号处理电路(见图7)在一个LSI101中用作一个接口单元。在图9A中，LSI100通过一个差动式信号输出电路103和根据LVDS(低电压差动式信号设备)标准的通信线105和106，将信号传送到LSI101。端接电阻107和108分别与通信线105和106相连。端接电阻107和108都与终端电压VT相连。通信线105和106分别用作非反相信号线和反相信号线。
LSI101中的差动式信号处理电路104以与图7中电路相同的方式构成。该差动式信号处理电路104接收从LSI100传来的一个差动式信号。注意，传输线105和106可能进入一个高阻抗状态。差动式信号处理电路104以如第二实施例中所解释的相同的方式运行，输出一个用于指示高、低或高阻抗电平的类型信号，以对应于图7中的输出信号OUT1和OUT2。然后该类型信号被送往CMOS型内部电路109。
图9B和9C分别示出了从差动式信号输出电路103中输出的基本波形和在高阻抗状态下的波形。
以这种方式构成的LSI101，其内部电路109不再接收处于高阻抗状态的信号(即，一个中间电平信号)。这样防止由于中间电平信号而引起的功率损耗和出错的增加。
在第三个实施例中，第二个实施例被用作CMOS型LSI。实际上，它可以用其它类型的LSI，如PMOS型，NMOS型，Bi-CMOS型以及双极性型LSIS。
更进一步，在第三实施例中，信号根据LVDS标准传送。实际上，信号也可以依据其它标准传输，如RS232C、RS422,TTL(晶体管-晶体管逻辑电路)、CMOS、GTL、CTT以及PECL标准，或其它相关的连接。
根据本发明的第一至三实施例的电路结构具有以下有益效益第一，因为通过传输线传输的信号被识别为高电平、低电平或高阻抗电平(中间电平)，并且输出这些电平，所以不会产生错误信号。这样防止在LSI和其它任何接收该电平信号的装置中出错。特别地，因为不再输出既不被识别为高电平信号，也不是低电平信号的中间电平信号，所以可以避免构成接收电路的晶体管不必要的激活，从而防止功率损耗和发热量的增加。
第二，即使待传输信号的幅值比最小额定幅值大很多或小很多，通过上面提到的运行，也将会得到早些时候所描述的相同结果。
第三，这个运行方式可以推广到用于低幅值信号传输方法。因此，这种运行方式可以施加到单相传输和差动式传输，其结果有上面提到的有益效益。
最后，即使传输信号的幅值与最小额定幅值之间的差值小，它也将通过信号放大操作过程而放大给定的倍数，其结果具有上面提到的较好的效果。
注意，在不脱离本发明的实质和范围的情况下，可以设计出许多明显地各不相同的本发明的实施例，要理解的是，除了在后面权利要求中所限定的，本发明并不局限于它的具体的实施例。
权利要求
1．一种信号转换装置，包括差动式信号检测电路，分别检测信号和第一参考电压之间的第一差值，和该信号和第二参考电压之间的第二差值；和一编码电路，分别将第一和第二差值编码成给定代码的信号。
2．根据权利要求1的信号转换装置，其特征在于第一和第二参考电分别是指给定的最小门限电压和最大门限电压；并且第一和第二参考电压之间的范围覆盖了中间电压信号或是高阻抗状态。
3．根据权利要求1的信号转换装置，其特征在于编码电路以这种方式将第一和第二差值编码代码L和H对应于高电平输入信号，代码H和L对应于低电平输入信号；代码L和L对应于高阻抗状态。
4．根据权利要求1的信号转换装置，其特征在于，所述差动式信号检测电路包括至少2个分别用于检测第一和第二差值的差动式放大器。
5．根据权利要求1的信号转换装置，其特征在于所述差动式信号检测电路是由MOS晶体管构成的。
6．信号转换装置，包括一信号转换电路，将差动信号转换为单信号；一差动式信号检测电路，分别检测由该信号转换电路转换的信号与第一参考电压之间的第一差值，和由该信号转换电路转换的信号与第二参考电压之间的第二差值；和一编码电路，分别将第一和第二差值编码成给定代码信号。
7．根据权利要求6的信号转换装置，其特征在于第一和第二参考电压分别是指给定的最小门限电压和最大门限电压；并且第一和第二参考电压之间的范围覆盖了中间电压信号或是高阻抗状态。
8．根据权利要求6的信号转换装置，其特征在于所述编码电路将第一和第二差值以这种方式编码代码L和H对应于一高电平输入信号；代码H和L对应于一低电平输入信号；代码L和L对应于一高阻抗状态。
9．根据权利要求6的信号转换装置，其特征在于，所述差动信号检测电路是由至少2个分别检测第一和第二差值的差动式放大器组成。
10．根据权利要求6的信号转换装置，其特征在于所述差动式信号检测电路是由MOS型晶体管构成。
11．根据权利要求6的信号转换装置，其中所述的差动信号是依赖于LVDS标准。
12．根据权利要求6的信号转换装置，其中所述差动式信号依赖于RS422标准，PECL(伪发射极耦合电路)标准，RS232C标准，或TTL(晶体管逻辑电路)标准。
13．一种信号幅值处理方法，包括差动式信号幅值检测步骤，检测输入信号与输入信号的反相信号之间的电压差值，即，它们幅值的差值，并输出一结果差动式信号；差动式信号检测步骤，分别检测所述差动式信号与第一参考电压之间的差值，以及所述差动式信号与第二参考电压之间的差值，并输出结果差动式信号；额定信号识别步骤，接收所述差动式信号，识别该输入信号是高电平或低电平，确定输入信号的幅值小于给定的最小额定幅值，并同样输出一结果信号。
14．根据权利要求13的信号幅值处理方法，进一步包括信号放大步骤，将输入信号放大给定的倍数，即使该信号幅值小于最小额定幅值。
全文摘要
根据本发明的一种信号转换电路包括:差动式信号放大器3,接收差动式信号(IN和INX),将其放大和转换为一单信号;差动式信号检测电路,接收从所述差动式信号放大器输出的信号,检测该信号与参考VR2之间的差值,以及该信号与参考电压VR3之间的差值,然后输出结果信号OUTA1和OUTA2;额定信号识别电路2,将信号OUTA1和OUTA2编码为信号OUT1和OUT2。信号OUT1和OUT2一起显示差动信号的类型(高电平,低电平,或中间电平)。
文档编号H04L25/03GK1213221SQ98119398
公开日1999年4月7日 申请日期1998年9月25日 优先权日1997年9月29日
发明者渡会诚一 申请人:日本电气株式会社