一种相控阵雷达的波束控制与信号处理集成卡板的制作方法
【技术领域】
[0001]本实用新型涉及雷达领域，具体涉及一种相控阵雷达的波束控制与基带信号处理集成卡板。
【背景技术】
[0002]相控阵雷达是一种体制先进的雷达，包括阵列天线、收发模块、上下变频器、基带收发处理模块、数字信号处理和终端控制显示等多个子系统。相控阵雷达的特点是其天线由多个小型天线排列而成，小型天线在雷达系统工作的时候保持不动或者只按一个方向来转动，通过电子控制的方法来实现雷达波束的转动。波束控制的工作原理是通过改变小型天线之间波束的相位关系来实现波束的转动，具体实现方式就是通过数字控制电路控制收发模块上面的移相器来改变小型天线之间相位，从而实现波束的转动。雷达的工作时间都在微秒级别，因此，需要特殊的高速数字控制电路来完成波束控制。
[0003]传统的相控阵雷达方案都是采用多卡联合的模式来实现雷达控制，雷达基带信号的收发和信号处理，也就是说，一块专用卡板来实现相控阵雷达的数字控制电路，一块专用板卡来进行雷达基带信号采样，一块专用板卡来进行雷达信号处理，一块专用板卡用来把处理完的数据发送到上位进行进一步的显示。这种做法的好处是每块板子都可以独立设计，满足相控阵雷达在雷达控制，信号采集和数据处理上面的不同要求，缺点是设计复杂，板卡多，集成度低，这样板卡之间的速度也无法做到3.125GHz以上。同时因为系统集成度低，一旦发生故障，排错的时间非常长。而且集成度低也带来体积庞大，成本高，耗电量高的恶果。
[0004]综上所述，提供一种集成度高且速度快的卡板，是亟待解决的问题。
【发明内容】
[0005]为了克服上述现有技术的不足，本实用新型提供了一种利用一块大型FPGA芯片来同时进行相控阵雷达的波束控制与信号处理，具有集成度高和大幅提高速度等好处的相控阵雷达的波束控制与信号处理集成卡板。
[0006]为了实现上述目的，本实用新型采用的技术方案是:
[0007]—种相控阵雷达的波束控制与信号处理集成卡板，其特征在于:包括一 PCB板，所述PCB板上设置有第一FPGA芯片、第一、第二组专用接口、时钟模块和射频控制与通信模块，所述第一 FPGA芯片通过射频控制与通信模块连接相控阵雷达的收发模块，所述时钟模块与第一FPGA芯片连接，所述第一组专用接口与射频控制与通信模块连接，第一FPGA芯片通过第二组专用接口与上位机相连。
[0008]进一步，一种相控阵雷达的波束控制与信号处理集成卡板，还包括第二FPGA芯片，所述第一 FPGA芯片通过所述第二 FPGA芯片连接上位机，所述时钟模块与第二 FPGA芯片连接。
[0009]进一步，所述第一 FPGA芯片和第二 FPGA芯片之间通过高速串行总线连接。
[0010]进一步，所述第二 FPGA芯片包括四个DDR3芯片。
[0011 ]进一步，一种相控阵雷达的波束控制与信号处理集成卡板，还包括FPGA夹层卡，所述第一 FPGA芯片通过FPGA夹层卡与相控阵雷达的收发模块连接。
[0012]进一步，所述FPGA夹层卡设置有两个。
[0013]进一步，所述射频控制与通信模块为64路射频控制与通信电路。
[0014]进一步，所述时钟模块包括一时钟扇出芯片和一信号缓冲芯片。
[0015]进一步，所述第一FPGA芯片与相控阵雷达的收发模块之间和与上位机之间的接口为XAUI接口。
[0016]进一步，所述第一组专用接口包括第一专用接口，第二专用接口和第三专用接口，所述第二组第专用接口包括第四专用接口和第五专用接口。
[0017]本实用新型的有益效果是:一种相控阵雷达的波束控制与信号处理集成卡板，通过集成相控阵雷达的多个功能模块，并加强系统的同步性处理，使得通信速度大幅度提高，突破了一般高速军用接口Rapid1 3.125Gbps的上限，同时，波束控制与信号处理集成卡板的体积要小于传统相控阵雷达控制部分的体积，降低了运维成本和耗电量。
【附图说明】
[0018]下面结合附图和具体实施例对本实用新型作进一步说明:
[0019]图1为本实用新型的集成卡板的模块示意图；
[0020]图2为本实用新型的集成卡板的PCB板布局示意图。
【具体实施方式】
[0021 ]下面结合附图对本实用新型做进一步详细说明:
[0022]参照附图1和附图2，本实用新型提出一种相控阵雷达的波束控制与信号处理集成卡板，包括一PCB板，所述PCB板上设置有第一FPGA芯片1、第一、第二组专用接口、时钟模块2和射频控制与通信模块3，所述第一 FPGA芯片I通过射频控制与通信模块3连接相控阵雷达的收发模块，所述时钟模块2与第一FPGA芯片I连接，第一组专用接口与射频控制与通信模块3连接，第一FPGA芯片I通过第二组专用接口与上位机相连。第一组专用接口包括第一专用接口601，第二专用接口 602和第三专用接口603，用于第一FPGA芯片I和射频控制与通信模块3的实际连接，负责把第一 FPGA芯片I的波束控制信号(数字信号)传输给相控阵雷达，其连接速度达到了 5Gbps;第二组专用接口包括第四专用接口 600和第五专用接口 604，负责第一 FPGA芯片I和上位机之间的实际连接，运行速度为3.125Gbps。另一方面，集成卡板还可包括第二 FPGA芯片4，所述第一 FPGA芯片I通过所述第二 FPGA芯片4连接上位机，所述时钟模块2与第二FPGA芯片4连接，第二FPGA芯片4包括四个DDR3芯片，第一FPGA芯片I和第二FPGA芯片4之间通过高速串行总线连接。第一 FPGA芯片I负责相控阵雷达的控制、基带信号的收发和信号处理，第一 FPGA芯片I集成了传统雷达控制和数据处理系统等各种功能卡板;而第二 FPGA芯片4则负责第一 FPGA芯片I与上位机通信。使用大容量的主FPGA芯片，将第二 FGA芯片4的所有显不功能集成在容量更大的主FPGA芯片上