一种集成电路测试系统数字通道信号对齐方法及装置的制造方法
【技术领域】
[0001]本发明涉及集成电路测试领域，具体涉及一种集成电路测试系统数字通道信号对齐方法及装置。
【背景技术】
[0002]伴随着集成电路设计和制造业的发展，集成电路测试系统得以更广泛的应用。在集成电路研制、生产和应用等各个环节都要用集成电路测试系统对其进行反复多次的电参数测试，从而保证集成电路的产品质量和可靠性。而集成电路电参数测试中的传输延时、建立时间、保持时间等交流参数的测量，要求集成电路测试系统具备良好的定时精度，即系统各数字通道输出信号在时间上对齐，否则会导致以上交流参数测量不准确。要保证测试系统数字通道输出信号在时间上对齐，首先需要检测出系统中各数字间通道输出信号的初始时间偏差，传统方法可以通过示波器直接观察，用这种方法观察上百个输出信号间的初始时间偏差，工作量大且易受人为因素的影响。还有一种办法是用继电器矩阵将多个数字通道逐个切换到测量单元进行检测，这在很大程度上降低了工作量且避免了人为干预，但这种方法需要庞大的继电器矩阵，成本较高且需占用较大空间，更严重的是测量单元同时与多个继电器相连接，即使同一时刻只有一个继电器闭合将某一路数字通道输出信号送入测量单元，其他连接在测量单元上的继电器也会导致比较大的分布参数影响测量精度，同时，使用继电器还会导致信号传输路径阻抗不连续影响信号完整性，也会影响时间测量精度。
【发明内容】
[0003]本发明目的在于提供一种集成电路测试系统数字通道信号对齐方法及装置，可降低所述人为工作量及人为因素引入的干扰，同时，可避免所述信号传输过程中的反射以及传输路径的差异性导致的测量误差，从而提高测量精度。
[0004]为了实现上述目的，本发明的方案是:
一种集成电路测试系统数字通道信号对齐方法，是通过一个弹簧针探板和时间偏差补偿器实现的，多个集成电路的待测数字通道输出被引到探板上，待测数字通道输入一个时钟；所述对齐方法包括确定待测数字通道输出信号时间偏差步骤和时间偏差补偿输出步骤；
所述确定待测数字通道输出信号时间偏差步骤是:
第一步:选择任意一个待测数字通道为基准通道，将基准通道的输出用一个同轴电缆引到一个时间差测量装置的输入端A，使用一个可移动探针通过另一个同轴电缆连接在时间差测量装置的另一输入端B;
第二步:使用一个三轴驱动装置将可移动探针逐一移动到探板上其它待测数字通道输出点，记录每一个待测数字通道输出与基准通道输出时间偏移量，记录待测数字通道编号和所对应的输出时间偏移量；
所述时间偏差补偿输出步骤是: 第一步:将时间偏移量低于基准时间的最大偏移量点对应的数字通道作为时间对齐点，计算出其它数字通道相对于该时间对齐点的时间偏移量，再根据时间偏差补偿器的最小延时单元的延时时间计算出其它数字通道需要经过多少个最小延时单元才能与时间对齐点对齐，并将计算所得延迟单元数量存入一个存储器；
第二步:将每一个待测数字通道输出连接到时间偏差补偿器电路的输入，将时间偏差补偿器电路的输出作为待测数字通道的最终被测输出；
第三步:时间偏差补偿器针对待测数字通道首先读取存储器中相对应的延时单元数量N，待测数字通道经N个最小延时单元后输出，实现消除该数字通道输出信号与时间对齐点的时间偏移量，依次类推最终实现各数字通道时间对齐。
[0005]方案进一步是:所述时间偏差补偿器使用的是FPGA电路，所述FPGA电路含有实现延时所需的电路。
[0006]方案进一步是:两个所述同轴电缆是阻抗为50欧姆、相同型号和相同长度的同轴电缆。
[0007]方案进一步是:所述时间差测量装置由一个相位检测芯片和与之连接的电压测量模块组成，所述记录待测数字通道输出与基准通道输出时间偏移量的方法是:相位检测芯片将各数字通道与基准通道输出比较输出的相位偏差转换为直流电压，再由电压测量模块完成对直流电压的测量，并转换为对应的时间偏移量。
[0008]方案进一步是:所述最小延时单元的延时时间是FPGA内部10DELAY模块的时钟周期的六十四分之一。
[0009]—种集成电路测试系统数字通道信号对齐测试装置，包括一个弹簧针探板，在探板上分布设置有待测数字通道输出测试点，一个三轴坐标传动装置带动一个探针在所述探板上移动接触所述测试点，其中，所述装置还包括时间差测量器和时间偏差补偿器，所述时间差测量器有两个输入端，分别为一个基准通道输入端和一个比较通道输入端，基准通道输入端连接一个选定的测试点，比较通道输入端连接所述探针，时间差测量器的输出通过一个处理器连接时间偏差补偿器，时间偏差补偿器中设置有延时电路，延时电路的输入连接原始待测数字通道输出，延时电路的输出是时间对齐的最终待测数字通道输出。
[0010]方案进一步是:所述时间差测量器由一个相位检测芯片和与之连接的电压测量模块组成，所述相位检测芯片有两个输入端，分别为所述基准通道输入端和比较通道输入端，相位检测芯片将各比较通道与基准通道输出比较输出的相位偏差转换为直流电压，再由电压测量模块完成对直流电压的测量，并转换为对应的时间偏移量；所述时间偏差补偿器包括一个减法器、脉冲发生器、计数器和延时电路，减法器连接所述处理器，通过减法器对时间偏移量减I相应的脉冲发生器就产生一个CLK脉冲，再由计数器对CLK进行计数得到N，计数器控制延时电路的输入经过N个延时单元延时后再输出，最终实现数字通道时间对齐输出。
[0011]方案进一步是:所述时间偏差补偿器使用的是FPGA电路。
[0012]方案进一步是:所述测试点是原始待测数字通道输出。
[0013]方案进一步是:所述测试点是最终待测数字通道输出。
[0014]本发明使用最少的器件解决了集成电路测试数字通道信号对齐，与传统的测试电路相比，具有测试自动化程度高，故障率少，克服了分布参数相互影响的问题，易于控制，测量精度高。
[0015]下面结合附图和实施例对本发明作一详细描述。
【附图说明】
[0016]图1为本发明装置框架结构示意；
图2为本发明时间差测量装置电路结构示意框图；
图3为本发明时间偏差补偿器电路一种方案结构示意框图；
图4为本发明时间偏差补偿器电路另一种方案结构示意框图。
【具体实施方式】
[0017]实施例1:
一种集成电路测试系统数字通道信号对齐方法，如图1所示，是通过一个弹簧针探板I和时间偏差补偿器2实现的，多个集成电路的待测数字通道输出被引到探板上，待测数字通道输入端输入一个时钟，输出端随之输出一个时钟；其中，所述对齐方法包括确定待测数字通道输出信号时间偏差步骤和时间偏差补偿输出步骤；
所述确定待测数字通道输出信号时间偏差步骤是:
第一步:在探板上选择任意一个待测数字通道测试点作为基准通道，如图1和图2所示，将基准通道的输出用一个同轴电缆线3引到一个时间差测量装置4的输入端A，使用一个可移动探针5通过另一个同轴电缆6连接在时间差测量装置的另一输入端B，设定基准通道输出为基准时间；
第二步:使用一个三轴驱