协同处理器以及系统性能和功率管理的制作方法
【专利摘要】本发明涉及平台功率管理方案。在一些实施例中，平台使用要由OSPM系统请求的一个或多个参数来提供相对性能标度。
【专利说明】协同处理器以及系统性能和功率管理
【技术领域】
[0001]本发明大体上涉及计算系统并且特别地涉及平台功率和性能管理方法和系统。
【背景技术】
[0002]该申请要求2011年11月22日提交的美国临时专利申请号61563030的权益并且通过引用而合并于此。
【专利附图】
【附图说明】
[0003]本发明的实施例在附图的图中通过示例而非限制的方式图示，在图中类似的标号指示相似的要素。
[0004]图1是根据一些实施例示出具有OSPM (OS指导的配置和功率管理)的计算平台的图。
[0005]图2示出根据一些实施例用于ACPI实现的处理器性能状态图。
[0006]图3是根据一些实施例示出具有OSPM的平台的图，其图示OSPM可以与该平台通信来管理性能的不同方式。
[0007]图4示出根据一些实施例用于促进灵活的功率管理方案的平台的一般例程。
[0008]图5示出根据一些实施例可在功率管理寄存器(register)接口中实现的功率管理寄存器。
[0009]图6示出根据一些实施例的相对性能水平标度。
[0010]图7是根据一些实施例示出可用于控制处理器参数的若干性能控制设置的图表。
[0011]图8示出根据一些实施例用于灵活功率管理接口(在ACPI中限定的CPPC接口)的示范性封装的定义代码。
【具体实施方式】
[0012]图1是示出具有基于OSPM (OS指导的配置和功率管理)的操作系统(在下文简单地，OS)的计算平台的图。OSPM方案可包括任何适合的功率管理系统、接口和/或便于接口实现计算平台中的处理器的操作系统(OS)指导的功率管理的规范。这样的OSPM方案包括但不限于ACPI (高级配置和功率接口)规范实现。
[0013]在图1中，存在执行操作系统(OS) 110的硬件平台130 (例如，平板电脑、便携式PC、服务器)，该操作系统110除其他事情外还通过基于OSPM的功率管理接口 120来实现0SPM。平台130包括平台硬件132和BIOS 134。OS包括如示出的那样耦合的核112、0SPM系统114、设备驱动器116和功率管理接口驱动器118。OSPM接口 120代表共同接口空间，其包括共同寄存器接口空间。它大体上可包括功率管理寄存器122、B10S接口数据结构124和/或一个或多个功率管理表126。这些功率管理接口部件可由OSPM例如通过功率管理驱动器118访问，用于写入和读取对于平台硬件的功率管理数据(例如，写入控制数据和读取能力和反馈数据)。[0014]图2示出根据ACPI实现的实施例的处理器性能状态图。(注意，为了方便，本公开呈现主要使用ACPI作为示范性实现的功率管理概念，但本发明不这样受限制)。对处理器的主要OSPM控制是处理器功率状态(CO、Cl、C2、C3、…Cn)、处理器时钟节制(processorclock throttling)和处理器性能状态。如本文使用的处理器性能状态(Px)包含传统的Pn状态(像P0、P1等)和CPPC (协作处理器性能控制)性能控制(在下文关于本发明论述)。这些控制可组合地由OSPM使用来实现有时冲突的目标(包括性能、功耗和电池寿命、热要求和噪声级要求)的期望平衡。因为目标彼此相互作用，操作软件需要实现关于何时以及在哪里在目标之间做出权衡的策略。
[0015]ACPI将系统处理器在GO工作状态2时的功率状态限定为活动(执行)或睡眠(不执行)。指示处理器功率状态为C0、C1、C2、C3、…Cn。CO功率状态是活动功率状态，其中CPU执行指令。Cl至C n功率状态是处理器睡眠状态，其中处理器比使处理器处于CO状态消耗更少的功率和耗散更少的热。尽管处于睡眠状态，处理器大体上将不执行指令。
[0016]在过去，处理器性能控制(Pn状态控制)具有从处理器频率(其大体上对应于处理器性能能力)方面主要受影响的处理器性能。OSPM将做出性能状态请求(例如，具有特定频率选择的PO)，并且它可以预期处理器对它提供某一操作频率或频率范围。然而，已经意识到频率不一定与处理器可以执行的工作量成比例(尤其对于所有场景)。即，尽管处理器频率是处理器完成工作所采用的速度的粗略近似，不保证工作负荷性能用频率来定标。因此，CPPC (协作处理器性能控制)将确切的性能度量的定义留给平台，而不是对处理器性能规定特定度量。
[0017]平台例如可选择使用例如处理器频率等单个度量，或它可选择使多个硬件度量(例如,频率、时间、指令速率等)混合来创建性能的合成度量。这样,平台至少持续一段时间地更自由地交付OSDM请求的性能水平而不一定交付特定处理器频率。这例如允许它满足OSPM预期并且同时实现更有效的功率节省。
[0018]协同处理器性能控制(CPPC)对OSPM限定抽象且灵活的机制来与平台中的实体协作以管理处理器的性能。在该方案中，平台实体负责创建并且维持支持连续(或至少半连续)性能标度(例如，无单位的性能标度)的性能定义。在运行时间期间，OSPM请求在该标度上的性能(例如，它请求来自O与2000之间、I与100之间或无论什么的值)，并且平台实体负责将OSPM性能请求转化成实际硬件性能状态。
[0019]在一些实施例中，OSPM应未假定平台所呈现的性能值的确切含义或它们如何可与特定硬件度量(像处理器频率)相关。相反，OSPM可例如在启动时或处理器热插拔时运行特征化例程来评估在具有可用性能值的特定平台标度上的所提供的性能(例如，频率或基准、处理速率，等)。
[0020]参考图3，用于实现对于OSPM的功率管理接口来控制平台功率管理系统的控制结构(例如，寄存器)可采用任何适合的方式进行。例如，控制方法可由存储器映射的IO或用例如MSR (模型特定寄存器)等特定物理寄存器、其他总线或传输上(例如，在SMBus、PECI接口、平台通信通道等上)的寄存器、虚拟寄存器或类似物来实现。(注意MSR典型地不是存储器空间的一部分，而相反，例如可在例如具有一个或多个指令来读取/写入它的处理器寄存器等硬件中)。这提供足够的灵活性使得OS可以与处理器本身、平台芯片集或单独实体(例如，基板管理控制器)通信。[0021]图3是示出具有OSPM的平台的图，其图示OS可以与平台通信来管理性能的这些不同的方式。在该实施例中，处理器305具有MSR 307、功率管理单元(P⑶)309、核频率和VID控制311以及用于控制性能和功耗的MSR/PECI接口 313。OS 330通过它的基于ACPI的功率管理系统(它的基于ACPI的0SPM)来管理平台的功率和性能。硬件平台(HWP)接口 320便于OS与平台处理器305之间的通信，由此使OS能够监管处理器功率管理。(注意MSR/PECI接口 313可以视为HWP接口 320的一部分，但为了方便而被单独示出，可以耦合于可选的BMC连接)。
[0022]参考图4和5，将描述用于使用功率管理接口寄存器(可被平台和OS两者访问)来实现灵活的功率管理方案的一般方法。图4示出根据一些实施例的用于平台促进灵活的功率管理方案的一般例程402。图5示出功率管理寄存器，其可在PM寄存器空间122 (来自图1)或采用任何其他适合的方式实现。接口寄存器包括一个或多个能力寄存器502、一个或多个控制寄存器504和一个或多个反馈寄存器506。
[0023]能力寄存器502 —般用于指示要由OS读取使得它可以确定如何管理功率和性能的性能标度参数、能力、阈值等。控制寄存器504 —般由OSPM写入来指示来自平台处理器的请求/期望的性能连同管理约束。最后，反馈寄存器506指示例如要由OS读取使得它可以确定交付的性能是否充分接近请求/期望的性能的交付性能(估计或测量/监视的性能)参数。
[0024]参考例程402，初始在404，性能能力加载到能力寄存器内。这可牵涉例如从BIOS存储器传输到能力寄存器或从任何其他适合的地方传输的数据，或寄存器可已经在制造步骤期间例如使用熔丝或类似物来加载。这些能力可以指示抽象性能标度范围、阈值(例如保证的vs.非保证阈值)和其他参数。在406，(例如在控制寄存器已经由OSPM写入后)，平台从控制器寄存器读取控制值。在408，平台然后(例如，通过PCU或相似的单元)控制处理器以试图在给出约束的情况下提供请求的性能。如将特别关于ACPI实现而在下文更多解决的那样，它可(如果在非保证范围中)或它将(如果适当可能的话)(如果在保证范围中但没有任何首要约束，例如热)提供请求的性能。这可以意指在指定一段时间内在指定的容限(tolerance)内提供平均性能水平。
[0025]根据ACPI规范以及根据一些实施例，可使用CPC (连续性能控制)对象(ACPI中的_CPC对象或任何其他适合的对象)。该对象可宣告基于可允许值的连续范围而允许OSPM将处理器转变到性能状态的接口。OS可将期望的性能值写入性能水平(例如，ACPI中的“期望性能寄存器”)，并且平台然后将请求的性能水平映射到内部性能状态。
[0026]表I (以及图8，CPC对象)示出对于该CPC接口的示范性封装。
[0027]
【权利要求】
1.一种计算设备，其包括: 处理器； 控制单元， 用于通过控制性能设置来管理所述处理器的性能；以及 接口，其在所述设备操作时用于对OS提供一个或多个控制寄存器以用于请求来自在一个或多个能力寄存器中向所述OS指示的可用值的标度中的性能值。
2.如权利要求1所述的设备，其中所述一个或多个控制寄存器包括用于所述OS请求小于或等于期望性能水平的最小性能值的寄存器。
3.如权利要求2所述的设备，其中所述一个或多个控制寄存器包括用于所述OS请求大于或等于所述期望性能水平的最大性能值的寄存器。
4.如权利要求1所述的设备，其中所述性能水平是期望性能水平，并且所述一个或多个控制寄存器包括用于所述OS请求时间窗口的寄存器，在所述时间窗口上的平均性能接近或等于请求的期望性能水平。
5.如权利要求4所述的设备，其中所述一个或多个控制寄存器包括用于所述OS规定容限的容限寄存器，平均期望性能不超出所述容限。
6.如权利要求1所述的设备，其中所述一个或多个控制寄存器用一个或多个MSR来实现。
7.如权利要求1所述的设备，其中所述一个或多个寄存器用存储器映射的I/O来实现。
8.如权利要求7所述的设备，其中存储器映射的IO地址空间包括跨传输协议的地址。
9.如权利要求1所述的设备，其中所述一个或多个寄存器用所述OS中的驱动器实现来仿效接口寄存器。
10.如权利要求1所述的设备，其中所述一个或多个寄存器由所述OS通过BMC来寻址。
11.一种设备，其包括: 计算平台，用于至少基于在OS请求的时间间隔上平均化的OS请求的性能水平来提供性能。
12.如权利要求11所述的设备，其中性能进一步基于OS请求的最小性能水平，其中性能能够瞬时地不降到所述OS请求的最小性能水平以下。
13.如权利要求11所述的设备，其中性能进一步基于OS请求的最大性能水平，性能能够瞬时地不超过所述OS请求的最大性能水平。
14.如权利要求11所述的设备，其中所述平台包括一个或多个寄存器，用于保持所述OS请求的性能和时间间隔。
15.如权利要求14所述的设备，其中所述平台包括一个或多个寄存器，用于向OS指示要请求的可用性能值的标度。
16.如权利要求14所述的设备，其中所述平台包括一个或多个寄存器，用于针对交付性能指示反馈信息。
17.—种设备,其包括: 用于处理器的功率控制电路，用于基于来自可用性能水平的标度的期望性能水平和时间间隔来控制所述处理器所交付的性能，在所述时间间隔上要交付平均为所述期望性能水平，其中所述功率控制电路在适当时降低提供的性能来节省功率同时在所述时间间隔上交付平均期望性能。
18.如权利要求17所述的设备，其中所述功率控制电路总是交付具有至少最小水平并且不超过最大水平的性能。
19.如权利要求18所述的设备，其中所述最小和最大水平要由运行在所述处理器上的操作系统来规定。
20.如权利 要求17所述的设备，其中所述功率控制电路是所述处理器的一部分。
【文档编号】G06F1/32GK103946765SQ201180075003
【公开日】2014年7月23日 申请日期:2011年12月30日 优先权日:2011年11月22日
【发明者】G.M.特里恩, P.S.迪伊芬鲍格, A.阿格加瓦, A.D.肯罗伊德, J.J.斯拉尔, E.罗特姆 申请人:英特尔公司