协调多个电路中的性能参数的制作方法

专利名称：协调多个电路中的性能参数的制作方法
技术领域：
本公开涉及计算机系统领域，更具体地涉及用于协调多个电路中的性能參数的系统和方法。
背景技术：
随着内置于集成电路或“芯片”中的晶体管的数量持续增多，功率管理的重要性变得更加明显。实际上，功率管理通常是很多电子设备的设计中的关键要求。例如，在便携式设备的情况下，功率管理技术可以提高电池寿命，并因此提高产品的实用性。此外，即使在特定设备没有依赖于电池工作的情况下，管理功耗可能具有众多益处。例如，除了减小能耗，功率管理还可以降低给定设备生成的热量，进而改善其冷却要求。作为管理集成电路中的功率和性能权衡的一部分，可以改变集成电路上的各种部件的性能状态。例如，可以改变各种部件采用的时钟的时钟频率。管理多个部件上的变化可能难以正确实施。

发明内容
本说明书公开了可以在各种环境(例如包括关于实施功率管理机制的计算设备)下采用的系统和方法。在一些实施例中，本文公开的系统和方法可以在芯片上系统(SoC)或者专用集成电路(ASIC)上实施，以使得若干硬件部件可以集成在单个电路内。适于采用这些系统和方法的电子设备的示例包括但不限于台式计算机、膝上型计算机、平板计算机、网络设备、移动电话、个人数字助理(PDA)、电子书阅读器、电视机、视频游戏控制台，等等。在一些实施例中，ー种方法可以包括接收用以改变电路、部件或设备的状态的请求，其中所述电路具有两个或更多个性能域。这两个或更多个性能域可以包括电路、部件或设备的可被配置为以不同的性能水平操作的区域。功率管理机构可以提供在各种性能水平或状态之间切換的能力。例如，当设备处于第一状态时，第一性能域可以以第一时钟频率或电压操作，而第二性能域可以以第二时钟频率或电压操作。而且，当设备处于第二状态时，这些性能域可以以修改的频率或电压进行操作。还可以改变性能域的其他參数。 在接收到状态改变请求时，所述方法可以例如包括将用于所述第一性能域的第一时钟的第一频率修改为第一修改频率，并将用于所述第二性能域的第二时钟的第二频率修改为第二修改频率。在一些实施例中，第二修改频率可以独立于第一修改频率。在其他实施例中，第二修改频率可以不同于第一修改频率且不是第一修改频率的倍数。在特定实施例中，状态改变请求可以包括写入到单个寄存器中的值或指示，并且该值或指示可以被使用以查找或者以其他方式得出用于将第一和第二频率分别切换到第一和第二修改频率(或电压)的配置參数。在一个示例中，该方法可以访问性能状态表，该性能状态表由所述指示索引，并包括由特定组时钟发生器采用的配置參数，所述特定组时钟发生器将时钟信号提供给它们对应的性能域。在另ー示例中，性能状态表可以包括由特定组电压源采用的配置參数，所述特定组电压源将电压提供给它们对应的性能域。性能状态表还可以包括各种其他配置參数。在一些实施例中，修改时钟频率可以包括指不时钟发生器以将时钟输入从第一输入或源重新配置到第二输入或源。在其他实施例中，修改时钟频率可以包括指示时钟发生器以重新配置时钟除数(divisor)。在还有其他实施例中，修改电压可以包括指示电源电路切換到不同的输入或输出。在这些实施例的每ー个中，性能状态表还可以指示底层的(underlying)指令(例如,所选择的源、除数值,等等)，该底层的指令使得时钟发生器或电压源电路改变其工作模式。因此，在一些情况下，采用性能状态表可以允许软件使得特定电路或性能域进入期望的性能状态，而软件不必提供和/或管理实现特定底层改变所需的特定配置參数。在其他情况下，性能状态表可以针对设备的给定状态存储用以将设备的性能域或电路中的每一个置于适当或期望状态内的各种配置參数。结果，软件可以以减少数量的命令使得整个设备(或其子集)立即进入给定状态。在一些实施例中，芯片上系统(SoC)包括处理器和耦接到所述处理器的逻辑电 路。该逻辑电路被配置为响应于将SoC置于给定状态的请求而得出第一频率和第二频率，其中第二频率独立于第一频率。逻辑电路还被配置为使得用于SoC的第一域的第一时钟电路提供第一频率的第一时钟，并使得用于SoC的第二域的第二时钟电路提供第二频率的第ニ时钟。在其他实施例中，逻辑电路包括功率管理电路，该功率管理电路配置为接收用以改变具有第一性能域和第二性能域的设备的状态的请求；使得用于第一性能域的第一电路的第一參数修改为第一修改參数；以及使得用于第二性能域的第二电路的第二參数修改为第二修改參数。在一些情况下，第二修改參数可以独立于第一修改參数。这些參数可以是时钟频率、电压、它们的组合，以及/或者其他參数。逻辑电路还可以包括一个或多个可编程寄存器，该ー个或多个可编程寄存器耦接到所述功率管理电路并配置为启用所述功率管理电路的ー个或多个操作。


下面的具体描述參照附图，现在简要描述附图。图I是根据特定实施例的系统的框图。图2是根据特定实施例的性能状态表的实施的图。图3是表示根据特定实施例的用于协调系统參数的方法的流程图。图4是根据特定实施例的软件环境的图。图5是根据特定实施例的计算机系统的框图。尽管本发明易于进行各种修改和另选形式，但是在附图中以示例的形式示出本发明的特定实施例，并在本文中对其进行详细描述。然而，应当理解，附图及对其的具体描述并非g在将本发明限于所公开的特定形式，相反，其意在覆盖落入由所附权利要求定义的本发明的精神和范围内的所有修改、等同物和另选方案。本文采用的标题仅作组织用途，并非意在用于限制本说明书的范围。贯穿本申请采用的词“可以”是在准许的意义下使用的(即，意味着具有潜力)，而非在強制的意义下使用(即，意味着必须)。类似地，词“包括”意味着包括但不限干。
各种单元、电路或其他部件可以被描述成“配置为”执行ー个或多个任务。在这种上下文中，“配置为”是对结构的广义描述，一般意味着具有在操作期间执行ー个或多个任务的电路。如此，即使在単元/电路/部件当前没有打开时，该单元/电路/部件也可以被配置为执行所述任务。通常，形成对应干“配置为”的结构的电路可以包括硬件电路。类似地，为了便于描述，各种单元/电路/部件可以被描述为执行ー个或多个任务。这种描述应被解释为包括短语“配置为”。对配置为执行一个或多个任务的単元/电路/部件的记载明
确地不打算对该单元/电路/部件引用35U. S. C. § 112，f6的解释。
具体实施例方式在一些实施例中，功率管理单元或电路可以设置在电子设备内。该电子设备例如可以是台式计算机、膝上型计算机、平板计算机、网络设备(例如，网关、路由器、接入点，等等)、移动电话、个人数字助理(PDA)、电子书阅读器、电视机、视频游戏控制台或者任何其他适合的电子设备。如此，该设备还可以包括例如其他电路或子系统，例如处理器、外围设 备、控制器，等等。此外，这些电路(或电路组)中的两个或更多个可以构成能够以改变的性能水平操作的不同的性能域。因此，在一些实施例中，功率管理単元可以执行用于协调多个性能域中的系统參数的方法。具体地，功率管理単元可以包括具有多个条目的性能状态表。每个条目可以指定两个或更多个性能域的配置參数。一个或多个寄存器可以被编程为指向所述表中的ー个条目，而且功率管理器可以使得性能域在所选条目中规定的性能状态下操作。转向图1，示出了根据特定实施例的系统的框图。如图所示，系统包括形成芯片上系统(SoC)或专用集成电路(ASIC)的耦接到电源110的集成电路(IC) 100。集成电路100包括ー组性能域120A-F。每个性能域120A-F包括至少ー个子系统、电路或部件，并且给定性能域可以包括多于ー个部件。例如，性能域120A包括两个部件，即处理器160A和另一部件170 (例如，一致(coherency)控制器等)，并且性能域120D可以包括两个或更多个联网或其他外围设备160D。在所示出的实施例中，性能域120B包括图形子系统160B，性能域120C包括音频子系统160C，性能域120E包括存储器控制电路160E，而性能域120F包括可选第二处理器160F。集成电路100还包括功率管理単元(PMU) 140,功率管理単元140又包括ー个或多个性能配置寄存器150。PMU 140耦接到时钟和/或电压控制单元(控制单元)130，时钟和/或电压控制单元130又耦接到电源110。集成电路100内的部件可以采用任何适合的总线和/或接ロ机构耦接到彼此。PMU140和控制单元130除了耦接到它们相应的接口外还可以耦接到性能域120A-F。例如，控制単元130可以将时钟信号提供到性能域120A-F中的ー个或多个。另外地或另选地，控制单元130可以与电源110交互，以请求将ー个或多个电源电压提供给性能域120A-F中的一个或多个。在集成电路100位于便携式设备内的实施例中，电源110可以是电池等。PMU 140可以被配置为控制用于各种性能域120A-F的性能状态之间的转换。例如，PMU 140可以被配置为将性能域120A-F中的一个或多个自动地转换为不同的性能状态。PMU 140中的性能状态表中的每个条目可以以用于各种性能域的性能状态的组合来编程，并且软件可以对ー个或多个寄存器进行写操作以选择ー个条目。PMU 140可以被配置为将性能域的转换协调到所选条目中指示的性能状态。
在一些实施例中，性能域可以是由PMU 140控制的ー组部件，作为用于性能配置目的的単元。即，PMU 140可以被配置为建立用于每个性能域的对应性能状态，并且可以配置为控制每个性能域中的性能状态之间的转换。因此，形成性能域的部件可以一起从ー个性能状态转换到另ー个性能状态。在其他实施例中，不同性能域中的部件至少从硬件的角度来看可以是彼此独立的，并且可以具有独立确定的性能状态。ー些性能域可以在更高级别(例如，在软件上)逻辑链接。例如，如果用户正在观看包括声音的视频(由此同时采用图形子系统160B来显示视频图像且采用音频子系统160C来再现伴音)，则域120B和120C在其性能状态上可以是逻辑链接的。给定性能状态可以包括用于对应性能域中的部件的配置參数的任意組合。配置參数可以是部件的影响其性能的任何可选设置。例如，提供给部件或性能域的时钟信号的エ作频率可以影响其性能，并由此被认为是配置參数，这是因为例如较低的工作频率可能导致较低的性能(还有较少的功耗)。作为另ー示例，提供给性能域的电源电压可以影响其性能，并还可以是配置參数。
ー些配置參数可以是特定于部件的。这种配置參数的示例包括但不限于各种高速缓冲存储器中的高速缓冲存储器大小、接ロ的数据宽度或其他数据传输率參数、并行操作的单元中有效的对称单元(例如，处理器中的执行单元、图形单元中的像素管线(pipeline)或其他图像处理管线，等等)的数量、每单位时间处理的指令、操作、通信和/或存储器请求的数量、调色板的大小或图形分辨率、音频分辨率和采样率、存储器带宽、处理器的休眠/唤醒状态，等等。此外，如果部件或其部分是电源选通和/或时钟选通的，则电源和/或时钟启用可以是配置參数。在一些实施例中，配置參数可以包括向存储器控制器(例如，160E)提供信息的一个或多个寄存器，ー个或多个性能域处于其性能状态中。简言之，可被改变且可影响部件或性能域的操作或性能的任何參数都可以被认为是各种实施例中的配置參数。改变性能域中的性能状态可能影响该性能域的功耗。例如，降低工作频率和/或电源电压通常对功耗具有直接影响。减小高速缓冲存储器大小可以降低功耗，这是因为高速缓冲存储器的一部分可能不需要被访问，并且如果可以关闭未使用的部分则可实现甚至更多的减少。此外，减小高速缓冲存储器大小可能降低高速缓冲存储器使用率(hit rate),这会增加对消费者的存储器等待时间。増加的存储器等待时间会減少消费者处的活动，从而降低功耗。降低接口上的数据传输宽度/率可以通过減少的切換来降低功耗。另外，降低数据提供给消费者的速率可以减少消费者处的活动，这可以降低消费者处的功耗。降低对称单元中的并行活动可以通过减少的活动来降低功耗。降低图形/音频分辨率和调色板可以减少每个图像或每个单位声音传输的数据量。此外，减小存储器带宽可以降低每单位时间访问存储器的功耗，并且可以减少消费者处的活动。在一些实施例中，PMU 140可以是逻辑电路等。因此，PMU 140可以包括标准电子部件，例如双极结晶体管(BJT)、场效应晶体管(FET)、其他类型的晶体管、逻辑门、运算放大器、双稳态多谐振荡器(flip-flop)、电容器、ニ极管、电阻器，等等。配置寄存器150可以被编程为存储由PMU 140用来实现特定功能和/或进入规定工作模式的设置。这些和其他部件可以按照各种方式布置，并且配置为执行本文描述的各种操作。
具体地，PMU 140可以包括配置为使得在性能域120A-F中发生性能状态转换的电路。在一个实施例中，软件可以明确地将期望性能状态改变传送到PMU 140 (例如，以选择性能状态表条目的指示的形式)。PMU 140可以访问所选条目，并且可以配置为建立所选条目中规定的期望性能状态。在通过改变电压和/或时钟频率达到性能状态或水平的情况下，PMU 140可以将新的电压和/或频率设置传送到控制单元130。控制单元130可以实施这些新的设置、以所请求的频率生成时钟、以及/或者从电源110请求期望的电源电压。如果必要的话，控制单元130可以安排修改以安全地进行转换。例如，如果在任何特定的性能域中要増大时钟频率和电源电压两者，则可能首先増大电压然后増大时钟频率更安全，这是因为如果电路正以当前(较低)电源电压更慢地操作，则增大的时钟频率可能导致不正确的操作。在ー些实施例中，在电源电压改变中经过的时间量可能实质上大于改变时钟频率的时间。如果要减小时钟频率和电源电压，则可以首先减小时钟频率(或者并行地减小频率和电压，因为在本例中在较低的电源电压之前可能达到较低的时钟频率)。控制单元130可以包括用以与电源110通信以请求期望的电源电压的电路，并且 它还可以包括动态时钟发生电路。例如，控制单元130可以包括ー个或多个锁相环(PLL)、复用器、时钟除法器(divider)/乘法器等，用以动态地生成用于集成电路100的各种部件或性能域的时钟信号。在ー种布置中，ー个或多个振荡器驱动ー个或多个PLL，然后该ー个或多个PLL生成用于集成电路100的大部分的基础时钟。PLL输出驱动多个动态时钟发生器，动态时钟发生器用于生成针对芯片的各种区域或性能域的各个时钟。每个时钟发生器或电路可以包括复用器和/或耦接到复用器的除法器。在操作中，复用器可以允许在发生器的输入处选择特定时钟信号，并且除法器还可以减小(或増大)所选信号的频率以获得期望频率。在一些实施例中，特定发生器可以仅包括复用器，并且其他发生器可以仅包括除法器。此外，每个发生器可以单独地被启用和禁用，并且可以按照无干扰(glitch-free)方式或“不中断(on-the-fly)”地操作。在一些情况下，为了便于无干扰操作，给定发生器可以要求将源切換到和切换自进行选择前运行(或有效)的。仍然參照图1，处理器160A和/或160F可以实现任何指令集体系架构，并且可以被配置为执行在指令集体系架构中定义的指令。可以采用任何微体系架构实现(例如，按次序、不按次序(out of order)、推测的(speculative)、非推测的、标量的、超标量的、流水线的、超级流水线的，等等)。在一些实施例中，可以结合任何以上所述地采用微编码技木。图形单元或子系统160B可以包括在显示设备上显示图像所涉及的电路。所生成的图像可以是静止图像，或者可以是视频的一部分。图形单元160B可以包括呈现硬件、(显示设备)刷新硬件、视频编码器和/或解码器、视频压缩和解压缩单元，等等。音频单元或子系统160C可以包括在播放或记录系统中的声音中所涉及的电路。音频单元160C例如可以包括音频编码器和/或解码器、数字信号处理器，等等。联网外围设备和其他外围设备160D可以包括多种电路。例如，联网外围设备可以包括用于所支持的网络的媒体接入控制器(MAC)単元，以及物理层电路。其他外围设备可以包括任何其他期望外围设备，和/或配置为控制芯片外(off-chip)外围接ロ(例如，夕卜围部件互连(PCI)、高速PCI (PCIe)、火线(firewire)、通用串行总线(USB)，等等)的外围接ロ控制器。存储器控制器160E可以被配置为访问存储器设备，例如动态随机存取存储器设备(DRAM)、同步 DRAM (SDRAM)、双倍数据率(DDR、DDR2、DDR3、DDR4,等等)SDRAM、低功率DDR (LPDDR2等)SDRAM、RAMBUS DRAM (RDRAM)，等等。在一个实施例中，存储器控制器160E可以被配置为与包括一个或多个存储器的一个或多个存储器模块(例如，单内嵌存储器模块(SIMM)、双内嵌存储器模块(DIMM)，等等)接ロ。因此，存储器控制器160E可以被配置为在存储器接口上进行通信，以排列(queue)来自集成电路100中的其他部件的存储器请求，以及/或者与其他部件通信来实现存储器读和写操作。尽管图I所示的集成电路100的实施例包括众多性能域，但是可以支持更多或更少的性能域。在各种实施例中可以实现性能域和这些域中包括的部件的任意組合。集成电路100的其他实施例可以包括部件的其他组合，包括在具有或不具有其他部件的情况下所例示部件的任意子集、与其他部件的超集，等等。另外，尽管所例示的实施例例示了部件160A-F和170全部包括在集成电路100中，但是其他实施例可以将部件实现为两个或更多个集成电路。另外地或另选地，至少电源110的部分可以包括在集成电路100 内。实际上，可以采用任何适合级别的集成或分散部件。如前所述，PMU 140可以被配置为控制各种性能域120A-F的性能状态之间的转换。在一些实施例中，用以从给定性能状态切换到另ー性能状态的请求包括写入到ー个或多个寄存器中的值或指示，该值或指示然后可以由PMU 140用来查找或以其他方式得出用于进入期望性能状态的配置參数。在一个示例中，该方法可以访问性能状态表，该性能状态表由写入到寄存器中的值来索引，并且包括由将时钟信号提供给对应的性能域的特定组时钟发生器使用的配置參数。在另ー示例中，性能状态表包括由向对应性能域提供电压的特定组电压源使用的配置參数。性能状态表还可以包括如上所述的各种其他配置參数。作为非限制例示，考虑时钟频率和电压两者都是可针对每个性能域(例如，域I至域m)设置的配置參数。如果在性能状态表中可获得η个状态(S卩，表中存在η个条目)，则可能的性能状态表可配置如下表I
权利要求
1.一种协调性能參数的方法，包括 接收用以改变电路的状态的请求，其中所述电路包括第一性能域和第二性能域； 基于所述请求，将用于所述第一性能域的第一时钟的第一频率修改为第一修改频率；以及 基于所述请求，将用于所述第二性能域的第二时钟的第二频率修改为第二修改频率，其中所述第二修改频率独立于所述第一修改频率。
2.根据权利要求I所述的方法，其中，接收所述请求包括确定性能状态指示已经存储在寄存器中。
3.根据权利要求I所述的方法，还包括接收识别第一性能状态表条目的性能状态指示，所述第一性能状态表条目存储描述所述第一修改频率和所述第二修改频率的数据。
4.根据权利要求3所述的方法，还包括在修改所述第一时钟的第一频率之前，识别所述第一性能状态表条目中的所述第一修改频率。
5.根据权利要求4所述的方法，其中，所述第一性能状态表条目还存储用于所述第一性能域和所述第二性能域的ー个或多个附加配置參数，并且，所述方法还包括响应于所述附加配置參数而修改所述第一性能域和所述第二性能域的附加配置。
6.根据权利要求5所述的方法，其中，所述ー个或多个附加配置參数包括用于所述第一性能域和所述第二性能域的电源电压的电压幅值。
7.根据权利要求5所述的方法，其中，所述ー个或多个附加配置參数包括可编程部件配置值。
8.根据权利要求I所述的方法，其中，修改所述第一时钟的第一频率包括指示时钟发生器将时钟输入从第一输入重新配置到第二输入。
9.根据权利要求8所述的方法，还包括在指示所述时钟发生器重新配置所述时钟输入之前，确定所述第一输入和所述第二输入是有效的。
10.根据权利要求I所述的方法，其中，修改所述第一时钟的第一频率包括指示时钟发生器以重新配置时钟除数。
11.根据权利要求I所述的方法，还包括 在修改所述第一频率和第二频率之前，接收用以改变所述电路的状态的随后请求；以及 拒绝所述随后请求，至少直到修改了所述第一频率和第二频率为止。
12.—种芯片上系统(SoC),包括 处理器；和 耦接到所述处理器的逻辑电路，其中该逻辑电路配置为 响应于建立所述SoC中的给定状态的请求，得出第一频率和第二频率，其中所述第二频率独立于所述第一频率； 使得控制电路将具有所述第一频率的第一时钟提供给所述SoC的第一性能域；以及 使得所述控制电路将具有所述第二频率的第二时钟提供给所述SoC的第二性能域。
13.根据权利要求12所述的SoC，其中，所述逻辑电路还被配置为 从将所述给定状态与所述第一频率和第二频率关联的表中得出所述第一频率和第二频率；以及指示所述控制电路选择所述表中针对所述给定状态规定的时钟除数或时钟输入。
14.根据权利要求13所述的SoC，其中，所述逻辑电路还被配置为从将所述给定状态与所述第一频率和第二频率关联的表中得出所述第一频率和第二频率，其中，所述请求包括存储在寄存器中的指示，并且所述指示识别所述表中的条目。
15.根据权利要求12所述的SoC，其中，所述控制电路还被配置为将关于所述给定状态的信息提供给耦接到所述处理器的存储器控制器。
16.ー种逻辑电路，包括 功率管理电路，该功率管理电路配置为 响应于建立芯片上系统(SoC)中的给定状态的请求，得出第一频率和第二频率，其中所述第二频率独立于所述第一频率； 使得控制电路将具有所述第一频率的第一时钟提供给所述SoC的第一性能域；以及 使得所述控制电路将具有所述第二频率的第二时钟提供给所述SoC的第二性能域。
17.根据权利要求16所述的逻辑电路，其中，所述第二频率不同于所述第一频率且不是所述第一频率的倍数。
18.一种协调性能參数的设备，包括 用于接收用以改变电路的状态的请求的装置，其中所述电路包括第一性能域和第二性能域； 用于基于所述请求，将用于所述第一性能域的第一时钟的第一频率修改为第一修改频率的装置；以及 用于基于所述请求，将用于所述第二性能域的第二时钟的第二频率修改为第二修改频率的装置，其中所述第二修改频率独立于所述第一修改频率。
19.根据权利要求18所述的设备，其中，所述用于接收用以改变电路的状态的请求的装置包括用于确定性能状态指示已经存储在寄存器中的装置。
20.根据权利要求18所述的设备，还包括用于接收识别第一性能状态表条目的性能状态指示的装置，所述第一性能状态表条目存储描述所述第一修改频率和所述第二修改频率的数据。
21.根据权利要求20所述的设备，还包括用于在修改所述第一时钟的第一频率之前，识别所述第一性能状态表条目中的所述第一修改频率的装置。
22.根据权利要求21所述的设备，其中，所述第一性能状态表条目还存储用于所述第一性能域和所述第二性能域的ー个或多个附加配置參数，并且， 所述设备还包括用于响应于所述附加配置參数而修改所述第一性能域和所述第二性能域的附加配置的装置。
23.根据权利要求22所述的设备，其中，所述ー个或多个附加配置參数包括用于所述第一性能域和所述第二性能域的电源电压的电压幅值。
24.根据权利要求22所述的设备，其中，所述ー个或多个附加配置參数包括可编程部件配置值。
25.根据权利要求18所述的设备，其中，所述用于基于所述请求将用于所述第一性能域的第一时钟的第一频率修改为第一修改频率的装置包括用于指示时钟发生器将时钟输入从第一输入重新配置到第二输入的装置。
26.根据权利要求25所述的设备，还包括用于在指示所述时钟发生器重新配置所述时钟输入之前，确定所述第一输入和所述第二输入是有效的装置。
27.根据权利要求18所述的设备，其中，所述用于基于所述请求将用于所述第一性能域的第一时钟的第一频率修改为第一修改频率的装置包括用于指示时钟发生器以重新配置时钟除数的装置。
28.根据权利要求18所述的设备，还包括 用于在修改所述第一频率和第二频率之前，接收用以改变所述电路的状态的随后请求的装置；以及 用于拒绝所述随后请求，至少直到修改了所述第一频率和第二频率为止的装置。
全文摘要
描述了用于协调多个域中的性能参数的系统和方法。在一个实施例中，一种方法包括接收用以改变电子电路的状态的请求，其中所述电路包括第一域和第二域；基于所述请求，将用于所述第一域的第一电路的第一参数修改为第一修改参数；以及基于所述请求，将用于所述第二域的第二电路的第二参数修改为第二修改参数。在一些情况下，参数可以包括时钟频率。在其他情况下，参数可以包括电压。在一些实施例中，系统可以实现为逻辑电路和/或芯片上系统(SoC)。适于采用这些系统的设备例如包括台式和膝上型计算机、平台计算机、网络设备、移动电话、个人数字助理、电子书阅读器、电视机和游戏控制台。
文档编号G06F1/32GK102692991SQ20121000945
公开日2012年9月26日 申请日期2012年1月13日 优先权日2011年1月14日
发明者E·P·麦克尼吉, J·P·德塞里, T·J·米利特 申请人:苹果公司