专利名称：一种提高背板线缆兼容性的方法
技术领域：
本发明涉及计算机通信领域，具体是利用增加时钟信号下降时间的方法，来解决硬盘背板对Minisas线缆兼容性的问题。，具体地说是一种提高背板线缆兼容性的方法。
背景技术：
SAS硬盘背板广泛应用于服务器产品中，担当着“增值线缆”的作用，对服务器整机的性能和稳定性有着重要的影响。随着客户应用需求的不断变化，服务器主板到硬盘背板之间的Minisas线缆也变的多样化。Minisas线中包含了四条边带信号，通过边带信号对硬盘背板的状态指示灯进行控制。边带信号遵从SFF-8485协议，时钟信号的下降时间<=20ns。通过对背板上时钟信号实际测量，信号下降沿通常在2ns左右，由于时钟信号变化太快，对于边带信号线屏蔽稍差 的Minisas线，会在相邻的边带信号线上引起一定的串扰，从而使硬盘背板上的状态指示灯误动作。针对以上的问题，通过深入分析，我们总结了一种模提高背板线缆兼容性的方法通过增加时钟信号的下降时间来来降低边带信号间的串扰从而达到使背板对多种Minisas线缆的兼容性。
发明内容
本发明的目的是提供一种提高背板线缆兼容性的方法。本发明的目的是按以下方式实现的，通过增加时钟信号的下降时间来降低边带信号间的串扰，从而达到使背板对多种Minisas线缆的兼容性，增加时钟信号的下降时间具体方法如下
1)增大时钟信号上拉电阻的阻值；通过增加时钟信号的上拉电阻阻值可以增加时钟信号的下降时间从而降低信号间的串扰；
2)在时钟信号端增加一个到地的电容；通过增加电容可以有效的增加时钟信号的下降时间，但是需要注意的是下降时间不能大于20ns。本发明的有益效果是经过上面对背板的改进，使我们的背板可以对多种规格和厂商的Minisas线缆兼容,节省了成本。
图I是增加上拉电阻阻值的电路结构示意 图2是增加到地电容的电路结构示意图。
具体实施例方式参照说明书附图对本发明的方法作以下详细地说明。通过增加电阻阻值和增加电容的方式增加时钟信号的下降时间，来降低边带信号间的串扰从而达到使背板对多种Minisas线缆的兼容性，增加时钟信号的下降时间具体方法可以分为如下两个
a)增大时钟信号上拉电阻Rl的阻值，如图I所示；
b)在时钟信号端增加一个到地的电容Cl，如图2所示；
下面对本发明的内容进行更加详细的阐述
第一种方法，通过增加时钟信号的上拉电阻阻值可以增加时钟信号的下降时间从而降低信号间的串扰；
第二种方法增加时钟信号到地的电容，需要先修改背板设计的原理图和PCB。通过增加电容可以有效的增加时钟信号的下降时间，但是需要注意的是下降时间不能大于20ns。
除说明书所述的技术特征外，均为本专业技术人员的已知技术。
权利要求
1.一种提高背板线缆兼容性的方法，其特征在于，通过增加时钟信号的下降时间来降低边带信号间的串扰，从而达到使背板对多种Minisas线缆的兼容性，增加时钟信号的下降时间具体方法如下 1)增大时钟信号上拉电阻的阻值；通过增加时钟信号的上拉电阻阻值可以增加时钟信号的下降时间从而降低信号间的串扰； 2)在时钟信号端增加一个到地的电容；通过增加电容可以有效的增加时钟信号的下降时间，但是需要注意的是下降时间不能大于20ns。
全文摘要
本发明提供一种提高背板线缆兼容性的方法，该方法是通过增加时钟信号的下降时间来降低边带信号间的串扰，从而达到使背板对多种Minisas线缆的兼容性，增加时钟信号的下降时间具体方法如下1)增大时钟信号上拉电阻的阻值；通过增加时钟信号的上拉电阻阻值可以增加时钟信号的下降时间从而降低信号间的串扰；2)在时钟信号端增加一个到地的电容；通过增加电容可以有效的增加时钟信号的下降时间，但是需要注意的是下降时间不能大于20ns。
文档编号G06F11/00GK102779078SQ20121021979
公开日2012年11月14日 申请日期2012年6月29日 优先权日2012年6月29日
发明者刘涛, 刘艳霞, 朱琳, 李涛, 杨明涛 申请人:浪潮电子信息产业股份有限公司