专利名称：一种用于高可靠系统的数据通讯、比较方法与装置的制作方法
技术领域：
本发明涉及高可靠性计算机系统领域，具体来说，是一种用于高可靠系统的数据通讯、比较方法与装置。
背景技术：
目前可靠性最高的计算机系统是二乘二取二系统，具有两对(四台)计算机，互为热备份，当一对计算机出现故障或出现错误时，则切换到另一对计算机继续工作。每对(两台)计算机负责处理相同任务，彼此互相进行数据校验，保证两台计算机相同任务得到的计算数据相同，如不同则视如故障。为了避免单点故障发生，高可靠计算机系统中各装置均是相同的两个，而且执行相同任务。两对计算机之间，以及每对中两台计算机之间，需要数据交换，传统方法一般采用网络通讯的方式交换数据，网络采用双网形式以避免单点故障，因此系统规模较大，结构复杂，不易小型化，而且手工安装、连接，质量不能得到保证。
发明内容
为了解决上述问题，本发明提供一种用于高可靠系统的数据通讯、比较方法，有效降低系统的复杂度、降低了生产成本，而且提高了系统的可靠性，具体通过下述步骤实现步骤一通过第一总线收发器与第二总线收发器分别将两个CPU单元处理后的数据同时发送到第一 FPGA与第二 FPGA中进行存储。步骤二 通过第一总线收发器与第二总线收发器分别将两个CPU单元处理后的数据同时发送到第一 FPGA与第二 FPGA中进行存储；其中，第一 FPGA与第二 FPGA内均具有比较单元。步骤三通过第一 FPGA中的比较单元对第一 FPGA401内存储的两个CPU单元处理后的数据进行比对；同时通过第二 FPGA中的比较单元对第二 FPGA内存储的两个CPU单元处理后的数据进行比对。步骤四第一 FPGA与第二 FPGA中的比较单元比对结果判断；若第一 FPGA内的比较单元比对结果均相符合，则由第一 FPGA与第二 FPGA中的比较单元输出反相的方波信号；若第一 FPGA与第二 FPGA内的比较单元中的一个比对结果不相符合，或两个比对结果均不相符合，则由第一 FPGA与第二 FPGA中的比较单元发送错误信号。步骤五通过动态电路接收第一 FPGA与第二FPGA内比较单元发送的信号，通过第一继电器充放电控制单元与第二继电器充放电控制单元控制第一继电器与第二继电器的开闭；当动态电路接收到两个反向的方波信号时，则通过第一继电器充放电控制单元与第二继电器充放电控制单元控制第一继电器与第二继电器中的一个开启，另一个关闭；当动态电路接受到一个或两个错误信号时，则通过第一继电器充放电控制单元与第二继电器充放电控制单元控制第一继电器与第二继电器均关闭。基于上述方法本发明还提供一种用于高可靠系统的数据通讯、比较装置，使高可靠系统中每对计算机之间的双网通讯、双数据比较功能在单电路板上实现，具体结构为采用单板式结构，板上安装有总线收发器、继电器充放电控制单元、继电器以及具有比较单元的FPGA各两个，还安装有一个动态电路；为便于说明，令两个总线收发器分别为第一总线收发器、第二总线收发器；两个继电器充放电控制单元分别为第一继电器充放电控制单元、第二继电器充放电控制单元；两个继电器分别为第一继电器、第二继电器；两个FPAG分别为第一 FPGA、第二 FPGA。其中，第一总线收发器与第二总线收发器分别用来获取外部两个负责同时计算处理相同任务的CPU单元发送的数据；分别将两个CPU单元处理后的数据同时发送到第一FPGA与第二 FPGA中进行存储。第一 FPGA中的比较单元用来对第一 FPGA内存储的两个CPU单元处理后的数据进行比对；第二 FPGA中的比较单元用来对第二 FPGA内存储的两个CPU单元处理后的数据进行比对；若第一 FPGA与第二 FPGA内的比较单元比对结果均相符合，则由第一 FPGA与第二 FPGA中的比较单元分别向动态电路输出反相的方波信号；若第一 FPGA与第二 FPGA内的比较单元中的一个比对结果不相符合，或两个比对结果均不相符合，则由第一 FPGA与第二FPGA中的比较单元向动态电路发送错误信号。当动态电路接收到两个反向的方波信号时，则向第一继电器充放电控制单元与第二继电器充放电控制单元分别发送开启信号与关闭信号，从而通过第一继电器充放电控制单元与第二继电器充放电控制单元分别控制第一继电器开启、第二继电器关闭；当动态电路接受到一个或两个错误信号时，则向第一继电器充放电控制单元与第二继电器充放电控制单元均发送关闭信号，从而通过第一继电器充放电控制单元与第二继电器充放电控制单元分别控制第一继电器与第二继电器关闭。本发明的优点在于1、本发明数据通讯、比较方法与装置将传统的高可靠双机系统的通讯网络、数据比对设备、数据输出设备合并，形成一单一集成电路板，简化了双机系统结构设计，易于批量生产加工，易于保证产品质量，不但降低系统的复杂度、降低了生产成本，而且提高了系统的可靠性；2、本发明数据通讯、比较方法与装置应用到双机架构的高可靠系统中，可实现双机间的信号比对，保证输出信号的正确性，实现系统的高可靠性。
图1是本发明数据通讯、比较方法流程图；图2是本发明数据通讯、比较装置整体结构框图。图中101-第一总线收发器102-第二总线收发器201-第一继电器充202-第二继电器充放电控制单元放电控制单元301-第一继电器 302-第二继电器 401-第一 FPGA402-第二 FPGA
5-动态电路
具体实施例方式下面将结合附图和实施例对本发明作进一步的详细说明。本发明提供一种用于高可靠系统的数据通讯、比较方法，有效降低系统的复杂度、降低了生产成本，而且提高了系统的可靠性，如图1所示，具体通过下述步骤实现步骤一通过第一总线收发器与第二总线收发器分别获取第一 CPU单元与第二CPU单元处理后的数据；步骤二 第一总线收发器将获取的第一 CPU单元与第二 CPU单元处理后的数据发送到第一 FPGA中进行存储；第二总收发器将第一 CPU单元与第二 CPU单元处理后的获取的数据发送到第二 FPGA中进行存储。所述第一 FPGA与第二 FPGA内均具有比较单元。步骤三通过第一 FPGA中的比较单元对第一 FPGA内存储的两个CPU单元处理后的数据进行比对；同时通过第二 FPGA中的比较单元对第二 FPGA内存储的两个CPU单元处理后的数据进行比对。步骤四第一 FPGA与第二 FPGA中的比较单元比对结果判断；若第一 FPGA内的比较单元比对结果均相符合，则由第一 FPGA与第二 FPGA中的比较单元输出反相的方波信号；若第一 FPGA与第二 FPGA内的比较单元中的一个比对结果不相符合，或两个比对结果均不相符合，则由第一 FPGA与第二 FPGA中的比较单元发送错误信号。步骤五通过动态电路接收第一 FPGA与第二FPGA内比较单元发送的信号，通过第一继电器充放电控制单元与第二继电器充放电控制单元控制第一继电器与第二继电器的开闭；当动态电路接收到两个反向的方波信号时，则通过第一继电器充放电控制单元与第二继电器充放电控制单元控制第一继电器与第二继电器中的一个开启，另一个关闭；当动态电路接受到两个错误信号时，则通过第一继电器充放电控制单元与第二继电器充放电控制单元控制第一继电器与第二继电器均关闭。基于上述方法的数据通讯、比较装置，如图2所示，为单板式结构，板上安装有总线收发器、继电器充放电控制单元、继电器以及具有比较单元的FPGA各两个，还安装有一个动态电路5。为便于说明，令两个总线收发器分别为第一总线收发器101、第二总线收发器102 ;两个继电器充放电控制单元分别为第一继电器充放电控制单元201、第二继电器充放电控制单元202 ;两个继电器分别为第一继电器301、第二继电器302 ;两个FPAG分别为第一 FPGA401、第二 FPGA402 ；上述第一总线收发器101与第二总线收发器102均连接与外部两个负责同时计算处理相同任务的CPU单元(计算机)相连；且第一总线收发器101连接第一 FPGA401与第二 FPGA402 ;第二总线收发器102连接第一 FPGA401与第二 FPGA402 ;令与第一总线收发器101和第二总线收发器102相连的CPU单元分别为第一 CPU单元与第二 CPU单元；由此，第一 CPU单元计算处理后的数据通过第一总线收发器101发送到第一 FPGA401与第二FPGA402中进行存储;第二 CPU单元计算处理后的数据通过第二总线收发器102发送到第
一FPGA401与第二 FPGA402种进行存储。
第一 FPGA401与第二 FPGA402内的比较单元均与动态电路5相连，并由外部发送的比较信号触发；其中，第一 FPGA401中的比较单元用来对第一 FPGA401内存储的第一CPU单元与第二 CPU单元计算处理后的数据进行比对；第二 FPGA402中的比较单元用来对第二 FPGA402内存储的第一 CPU单元与第二 CPU单元计算处理后的数据进行比对；若第一 FPGA401与第二 FPGA402内的比较单元比对结果均相符合，则由第一 FPGA401与第
二FPGA402中的比较单元分别向动态电路5输出反相的方波信号；若第一 FPGA401与第二FPGA402内的比较单元中的一个比对结果不相符合，或两个比对结果均不相符合，则由第一FPGA401与第二 FPGA402中的比较单元均向动态电路5发送错误信号。所述动态电路5连接第一继电器充放电控制单元201与第二继电器充放电控制单元202 ;第一继电器充放电控制单元201与第二继电器充放电控制单元202分别连接第一继电器301与第二继电器302 ;第一继电器301与第二继电器302均与外部被控设备相连。由此，当动态电路5接收到两个正确的反向的方波信号时，则向第一继电器充放电控制单元201与第二继电器充放电控制单元202分别发送开启信号与关闭信号，从而通过第一继电器充放电控制单元201与第二继电器充放电控制单元202分别控制第一继电器301开启、第二继电器302关闭，由此使第一 CPU单元计算处理后的数据通过继电器发送到被控设备中。当动态电路5接受到一个或两个错误信号时，则向第一继电器充放电控制单元201与第二继电器充放电控制单元202均发送关闭信号，从而通过第一继电器充放电控制单元201与第二继电器充放电控制单元202分别控制第一继电器301与第二继电器302关闭；由此使第一 CPU单元与第二 CPU单元计算处理后的数据均不向被控设备发送。此时可切换至另一对闻可罪双机系统。
权利要求
1.一种用于高可靠系统的数据通讯、比较方法，其特征在于通过下述步骤实现 步骤一通过第一总线收发器与第二总线收发器分别将两个CPU单元处理后的数据同时发送到第一 FPGA与第二 FPGA中进行存储； 步骤二 通过第一总线收发器与第二总线收发器分别将两个CPU单元处理后的数据同时发送到第一 FPGA与第二 FPGA中进行存储；其中，第一 FPGA与第二 FPGA内均具有比较单元; 步骤三通过第一 FPGA中的比较单元对第一 FPGA401内存储的两个CPU单元处理后的数据进行比对；同时通过第二 FPGA中的比较单元对第二 FPGA内存储的两个CPU单元处理后的数据进行比对； 步骤四第一 FPGA与第二 FPGA中的比较单元比对结果判断； 若第一 FPGA与第二 FPGA内的比较单元比对结果均相符合，则由第一 FPGA与第二 FPGA中的比较单元输出反相的方波信号；若第一 FPGA与第二 FPGA内的比较单元中的一个比对结果不相符合，或两个比对结果均不相符合，则由第一 FPGA与第二 FPGA中的比较单元发送错误信号； 步骤五通过动态电路接收第一 FPGA与第二 FPGA内比较单元发送的信号，通过第一继电器充放电控制单元与第二继电器充放电控制单元控制第一继电器与第二继电器的开闭； 当动态电路接收到两个反向的方波信号时，则通过第一继电器充放电控制单元与第二继电器充放电控制单兀控制第一继电器与第二继电器中的一个开启，另一个关闭； 当动态电路接受到一个或两个错误信号时，则通过第一继电器充放电控制单元与第二继电器充放电控制单元控制第一继电器与第二继电器均关闭。
2.基于权利要求1一种用于高可靠系统的数据通讯、比较方法的数据通讯、比较装置，其特征在于包括总线收发器、继电器充放电控制单元、继电器以及具有比较单元的FPGA各两个，还安装有一个动态电路；其中，两个总线收发器与外部两个CPU单元相连；并均连接两个FPGA ;两个FPGA中的比较单元均与动态电路相连；动态电路连接两个继电器充放电控制单元；两个继电器充放电控制单元分别连接一个继电器。
全文摘要
本发明一种用于高可靠系统的单板式数据通讯、比较方法与装置，包括总线收发器、继电器充放电控制单元、继电器以及具有比较单元的FPGA各两个，还安装有一个动态电路；其中，两个总线收发器分别用于两个FPGA与两个CPU单元间的通讯，将两个CPU处理后的数据发送到两个FPGA内；两个FPGA内的比较单元分别对所在FPGA中存储的两个CPU处理后的数据进行比对；若比对结果正确则向动态电路发送反相方波信号，则动态电路通过两个继电器充放电控制单元控制两个继电器中的一个开启，另一个关闭；若比对结果错误，则向动态电路发送错误信号，则动态电路通过两个继电器充放电控制单元控制两个继电器均关闭。本发明的优点为有效降低系统的复杂度，且提高了系统的可靠性。
文档编号G06F15/17GK103020005SQ20121055514
公开日2013年4月3日 申请日期2012年12月19日 优先权日2012年12月19日
发明者岳世锋, 王东尧, 王迎春, 叶剑波, 魏勇, 王军鹰, 祝君冬, 张新, 李菲, 江宏 申请人:北京康拓科技有限公司