专利名称：一种用于提高管脚使用率的管脚复用方法及电路的制作方法
技术领域：
本发明涉及芯片设计领域，更具体的说，本发明涉及一种能够提高管脚使用率和减小芯片版图面积的优化方法及电路。
背景技术：
随着半导体集成电路的高速发展，芯片复杂性不断增加，功能不断完善，单个芯片中所集成的元件数从当初的十几个发展到目前的几亿个甚至几十、上百亿个，造成芯片面积不断增大，进而影响了集成电路产业的进一步发展。
IC设计电路有两种面积瓶颈,一种是核心限制(core limited),也就是除管脚IO以外的芯片内部电路面积太大；另一种是IO限制(pad limited),即外围管脚IO的面积大于内部核心面积，限制了芯片面积。IO限制主要是由于随着芯片功能的不断增加，大规模数字集成电路的输入和输出管脚不断增多，每个管芯少则需要几十个管脚，多则需要几百甚至上千个管脚，尤其是在成批次流片前的测试芯片(Test Chip)中，往往设计几种相似的功能模块来进行最终的选择，从而使管脚的数量成倍增加，这些管脚占用了大量的面积，有时管脚所占的面积甚至大于内部核心电路所占的面积，从而大大增加了芯片的成本并降低了测试效率。而且，日益增加的管脚数量以及版图面积将导致互连变得更为复杂，进而影响电路的性能。
在测试芯片(Test Chip)中，为了达到最佳的性能、最低的功耗和最小的版图面积，一般设计几种相似的功能模块来进行最终的选择。在传统的芯片设计中，每个模块都需要拥有其各自单独的管脚，这就使得芯片中管脚所占的面积成倍增加，而且当某一模块不工作时，此模块的管脚将处于闲置状态。发明内容
本发明的目的在于解决芯片内部多个模块均需要拥有各自单独的管脚所造成的芯片中管脚所占面积成 倍增加，芯片管脚使用效率低的问题。具体采用如下技术方案:
一种用于提高管脚使用率的管脚复用方法，芯片中加入两种管脚复用电路，分别为输入管脚复用电路和输出管脚复用电路，输入管脚复用电路的端口分为三类，输入端口、输出端口、以及控制端口，输入管脚复用电路的输入端口与芯片输入信号端口连接，输入管脚复用电路的输出端口分别与芯片中各模块的输入端连接，输入管脚复用电路的控制端口负责选择某一指定模块接收芯片的输入信号，下一时刻通过改变控制位，将有另一个模块接收芯片输入信号；输出管脚复用电路的端口分为三类，输入端口、输出端口、以及控制端口，输出管脚复用电路的输入端分别与芯片中各模块的输出端连接，输出管脚复用电路的输出端口与芯片输出信号管脚连接，输出管脚复用电路的控制端口负责选择将某一指定模块的输出信号传递至芯片输出管脚，下一时刻通过改变控制位，另一个模块的输出信号传递至芯片输出管脚。
—种用于提高管脚使用率的管脚复用电路，其特征在于:包括输入管脚复用电路和输出管脚复用电路。所述的输入管脚复用电路由η个与门构成，每个与门包括m+1个PMOS晶体管PM1至PMm+1和m+1个NMOS晶体管NM1至NMm+1，以及一个反相器，其中m为芯片中η个模块所需要的最少控制位数量。每个与门中，PM1至PMm+1的源极连接电源电压，PM1至PMm+1的漏极连接NM1的漏极，NM1的源极连接NM2的漏极，直到NMm的源极连接NMm+1的漏极，NMm+1的源极连接地，反相器的输入端连接的漏极，反相器的输出端作为输入管脚复用电路的输出端，输入管脚复用电路的输出端连接芯片内部某一对应模块的输入端，PM1和的栅极作为输入管脚复用电路的输入端，输入管脚复用电路的输入端连接芯片输入信号端，PM2和NM2的栅极至PMlrt和NMlrt的栅极作为控制端，PM2和NM2的栅极连接控制位1，PM3和NM3的栅极连接控制位2，直到PMm+1和NMm+1的栅极连接控制位m。
输出管脚复用电路由nX (m+1)个PMOS晶体管和ηX (m+1)个NMOS晶体管以及一个反相器构成，其中m为芯片中η个模块所需要的最少控制位数量。？111至？1^+1的源极连接电源电压，PM11至PM1lrt的漏极连接PM21至PM2lrt的源极，直到PMlri1至PMlrilrt的漏极连接PMn1至PMnm+i的源极，PMn1至PMnm+i的漏极连接NM1lrt至NMnlrt的漏极，NM1lrt的源极连接W1m的漏极直到W12的源极连接W11的漏极，NM2lrt至NM21直到NMnm+1至NMn1用同样的方法连接，匪11至NMn1的源极连接地，反相器的输入端连接PMn1至？1^+1的漏极，反相器的输出端做为输出管脚复用电路的输出端，输出管脚复用电路的输出端连接芯片输出信号端。输出管脚复用电路共有η路输入，分别为=NM11和PM11的栅极连接芯片内部模块I的输出端，NM21和PM21的栅极连接芯片内部模块2的输出端，直至NMn1和PMn1的栅极连接芯片内部模块η的输出端，PM12至PMn2以及W12至NMn2的栅极接控制位1，直至PM1lrt至PMnlrt以及W1lrt至NMnffl+1的栅极接控制位m。
本方法的核心是在芯片中加入两种管脚复用电路，分别为输入管脚复用电路和输出管脚复用电路。除此之外，在芯片中加入多个控制位信号，每个控制位信号可以输入I或0，通过所有控制位的不同输入组合选择管脚复用电路需要服务的模块。
输入管脚复用电路在芯片中的应用方法如图1所示，输入管脚复用电路的管脚分为三类，输入端口、输出端口、以及控制端口，输入管脚复用电路的输入端口分别与芯片输入信号端口连接，输入管脚复用电路的输出端口分别与各模块的输入端口连接，输入管脚复用电路的控制端 口负责选择某一指定模块接收芯片的输入信号，下一时刻通过改变控制位，将有另一个模块接收芯片输入信号。从而在不同的时间，芯片输入信号可以分别传输至不同的模块，所以该芯片输入信号虽然需要传输至所有的模块，但是只需要一组输入管脚。
输出管脚复用电路在芯片中的应用方法如图2所示，输出管脚复用电路的管脚分为三类，输入端口、输出端口、以及控制端口，输出管脚复用电路的输入端口分别与各模块的输出端口连接，输出管脚复用电路的输出端口与芯片输出信号管脚连接，输出管脚复用电路的控制端口负责选择将某一指定模块的输出信号传递至芯片输出管脚，下一时刻通过改变控制位，另一个模块的输出信号传递至芯片输出管脚。从而不同模块的输出信号可以在不同的时间分别传递至芯片输出管脚，所以虽然所有模块的输出信号都需要传输至芯片输出管脚，但是该芯片只需要一组输出管脚。
因此，通过此管脚复用的方法，芯片中各个不同时工作的模块能够重复使用同一组管脚，提高了芯片管脚的使用率，最终减少管脚的数量并节约版图面积。
图1、输入管脚复用电路示意图
图2、输出管脚复用电路示意图
图3、四模块输入管脚复用电路示意图
图4、四模块输出管脚复用电路示意图
图5、η模块输入管脚复用电路示意图
图6、η模块输出管脚复用电路示意图
有益效果
本发明有效的解决了芯片中管脚不能充分利用的问题，它使芯片中多个不同时工作的模块可以共享同一组管脚，这组管脚可以在不同的时间供给不同的工作模块使用，这样可以大大提高芯片中管脚的使用率，有效减少芯片中管脚的数量从而节约芯片的版图面积。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实例对本发明的内容进行详细描述。
根据上述管脚复用的方法，以一个拥有4个功能模块的芯片为例，加入的输入管脚复用电路和输出管脚复用电路分别如图3和图4所示，在此管脚复用电路中，需要两个控制位Ml和M2完成对4个功能模块的选择。
输入管脚复用电路由4个与门构成，每个与门包括3个PMOS晶体管ΡΜρΡΜ2、ΡΜ3，3个NMOS晶体管WpNMyNM3,以及一个反相器。每个与门中，PM1JM2和PM3的源极连接电源电压，PM1JM2和PM3的漏极连接NM1的漏极。NM1的源极连接NM2的漏极，NM2的源极连接NM3的漏极，NM3的源极连接地。反相器的输入端连接NM1的漏极，反相器的输出端作为输入管脚复用电路的输出端，输入管脚复用电路的输出端分别连接某一对应模块的输入端，PM1和的栅极作为输入管脚复用电路的输入端，输入管脚复用电路的输入端连接芯片输入信号端，PM2和NM2的栅极，以及PM3和NM3的栅极作为控制端。如图3所示，I号与门中，PM2和NM2的栅极连接控制信号疋，PM3和NM3的栅极连接控制信号G, 2号与门中，PM2和NM2的栅极连接控制信号m, PM3和NM3的栅极连接控制信号M2，3号与门中，PM2和NM2的栅极连接控制信号Ml，PM3和NM3的栅极连接控制信号 ，4号与门中，PM2和NM2的栅极连接控制信号Ml，PM3和NM3的栅极连接控制信号M2。
在输入管脚复用电路中，当Ml=O和Μ2=0时，第I个与门的NM2和NM3导通，PM2和PM3截止，其余3个与门的NM2和NM3至少有一个截止，PM2和PM3至少有一个导通。所以当芯片输入信号为I时，NM1导通，PM1截止，模块I输入端为1，模块2至模块4输入端为O ;当芯片输入信号为O时，NM1截止，PM1导通，模块I输入端为0，模块2至模块4输入端依然为O。因此当M1=O和M2=O时，模块I的输入端将接收到芯片的输入信号，其余模块输入端被置O。同理，当M1=O和M2=I时，模块2输入端将接收到芯片的输入信号，其余模块输入端被置O。当M1=I和M2=O时，模块3输入端将接收到芯片的输入信号，其余模块输入端被置O。当M1=I和M2=I时，模块4输入端将接收到芯片的输入信号，其余模块输入端被置O。所以通过加入输入管脚复用电路的方法，芯片的输入信号可以传输至芯片某一指定模块，并通过改变控制位的输入信号，在下一时刻传输至另一模块。避免出现I个芯片输入信号需要4个输入管脚的情况，节省了管脚数量和版图面积。
输出管脚复用电路由12个PMOS晶体管、12个NMOS晶体管和一个反相器构成，PM、、PM12JMi3的源极连接电源电压，PMVPMVPM、的漏极连接PM21'PM22、PM23的源极，PM21'PmVPm23的漏极连接pmV PmVpm33的源极，Pm31^PmV Pm33的漏极连接pm'、pm42、Pm43的源极，PM41, PMV PM43的漏极连接NM13A NM23> NM33> NM43的漏极。NM13的源极连接NM12的漏极，NM12的源极连接NM11的漏极，NM23的源极连接NM22的漏极，NM22的源极连接NM21的漏极，NM33的源极连接NM32的漏极，NM32的源极连接NM31的漏极，NM43的源极连接NM42的漏极，NM42的源极连接NM41的漏极。NM1PNM2PNMVNM41的源极连接地。反相器的输入端连接ΡΜ'、ΡΜ42、PM43的漏极，反相器的输出端作为输出管脚复用电路的输出端，输出管脚复用电路的输出端连接芯片输出信号端。输出管脚复用电路共有四路输入，分别为=NM11和PM11的栅极连接模块I的输出端，NM21和PM2I的栅极连接模块2的输出端，NM31和PM3i的栅极连接模块3的输出端，NM41和PM41W栅极连接模块4的输出端，其余晶体管的栅极作为输出管脚复用电路的控制端。
在输出管脚复用电路中，当Ml=O和Μ2=0时，PM12, PM13, PM23, PM32以及NM33、NM43,NmVnm42截止，pm22、pm33、pm42、Pm43以及NM13、NmVnmVnm32导通。所以当模块I输出端为ο时，PM11导通，匪1i截止，芯片输出端置O ;当模块I输出端为I时，PM11截止，匪1i导通，芯片输出端置I。同理，当Ml=O和M2=l时，模块2的输出信号将传输至芯片输出管脚。当Ml=I和M2=0时，模块3的输出信号将传输至芯片输出管脚。当Ml=I和M2=l时，模块4的输出信号将传输至芯片输出管脚。所以，通过加入输出管脚复用电路的方法，某一个模块的输出信号可以传输至芯片输出管脚，并且通过改变控制位输入信号，在下一时刻另一模块的输出信号将传输至芯片输出管脚。避免出现I个芯片输入信号需要4个输出管脚的情况，节省了管脚数量和版图面积。
下面在拥有η个模块的芯片中应用此管脚复用方法，其中输入管脚复用电路和输出管脚复用电路分别如图5和图6所示。输入管脚复用电路由η个与门构成，每个与门包括m+1个PMOS晶体管PM1至PMm+1和m+1个NMOS晶体管NM1至NMm+1，以及一个反相器，其中m为芯片中η个模块所需要的最少控 制位数量，即m的取值为使2m > η成立的最小整数。每个与门中，PM1至PMlrt的源极连接电源电压，PM1至PMlrt的漏极连接NM1的漏极，NM1的源极连接NM2的漏极，直到NMm的源极连接NMm+1的漏极，NMffl+1的源极连接地，反相器的输入端连接的漏极，反相器的输出端作为输入管脚复用电路的输出端，输入管脚复用电路的输出端分别连接某一对应模块的输入端，PM1和NM1的栅极作为输入管脚复用电路的输入端，输入管脚复用电路的输入端连接芯片输入信号端。PM2和NM2的栅极至PMm+1和NMm+1的栅极作为控制端，PM2和NM2的栅极连接控制位I，PM3和NM3的栅极连接控制位2，直到PMm+1和NMnrt的栅极连接控制位m。
输出管脚复用电路由nX (m+1)个PMOS晶体管和ηX (m+1)个NMOS晶体管以及一个反相器构成，其中m为芯片中η个模块所需要的最少控制位数量，即m的取值为使2m彡η成立的最小整数。PM11至PM1lrt的源极连接电源电压，PM11至PM1lrt的漏极连接PM2i至PM2lrt的源极，直到PMlri1至PMlrilrt的漏极连接PMnI至PMnlrt的源极，PMni至PMnlrt的漏极连接W1lrt至NMnm+1的漏极。NM1m,!的源极连接W1m的漏极直到W12的源极连接W11的漏极，NM2ffl+1至NM21直到NMnm+1至NMn1用同样的方法连接，W11至NMn1的源极连接地。反相器的输入端连接PMn1至？1^+1的漏极，反相器的输出端作为输出管脚复用电路的输出端，输出管脚复用电路的输出端连接芯片输出信号端。输出管脚复用电路共有η路输入，分别为:匪1^口PM11的栅极连接模块I输出端，NM2I和PM21的栅极连接模块2输出端，直至NMn1和PMni的栅极连接模块η输出端，其余晶体管的栅极作为输出管脚复用电路的控制端，即？1112至？1^以及W12至NMn2的栅极 接控制位I，直至PM1lrt至PMnm+1以及NM1lrt至NMnm+1的栅极接控制位m。
权利要求
1.一种用于提高管脚使用率的管脚复用方法，其特征在于:芯片中加入两种管脚复用电路，分别为输入管脚复用电路和输出管脚复用电路，输入管脚复用电路的端口分为三类，输入端口、输出端口、以及控制端口，输入管脚复用电路的输入端口与芯片输入信号端口连接，输入管脚复用电路的输出端口分别与芯片中各模块的输入端连接，输入管脚复用电路的控制端口负责选择某一指定模块接收芯片的输入信号，下一时刻通过改变控制位，将有另一个模块接收芯片输入信号；输出管脚复用电路的端口分为三类，输入端口、输出端口、以及控制端口，输出管脚复用电路的输入端分别与芯片中各模块的输出端连接，输出管脚复用电路的输出端口与芯片输出信号管脚连接，输出管脚复用电路的控制端口负责选择将某一指定模块的输出信号传递至芯片输出管脚，下一时刻通过改变控制位，另一个模块的输出信号传递至芯片输出管脚。
2.一种用于提高管脚使用率的管脚复用电路，其特征在于:包括输入管脚复用电路和输出管脚复用电路。所述的输入管脚复用电路由η个与门构成，每个与门包括m+1个PMOS晶体管PM1至PMm+1和m+1个NMOS晶体管NM1至NMm+1，以及一个反相器，其中m为芯片中η个模块所需要的最少控制位数量。每个与门中，PM1至PMm+1的源极连接电源电压，PM1至PMm+1的漏极连接NM1的漏极，NM1的源极连接NM2的漏极，直到NMm的源极连接NMm+1的漏极，NMm+1的源极连接地，反相器的输入端连接的漏极，反相器的输出端作为输入管脚复用电路的输出端，输入管脚复用电路的输出端连接芯片内部某一对应模块的输入端，PM1和的栅极作为输入管脚复用电路的输入端，输入管脚复用电路的输入端连接芯片输入信号端，PM2和NM2的栅极至PMlrt和NMlrt的栅极作为控制端，PM2和NM2的栅极连接控制位1，PM3和NM3的栅极连接控制位2，直到PMm+1和NMm+1的栅极连接控制位m。
输出管脚复用电路由nX (m+1)个PMOS晶体管和ηX (m+1)个NMOS晶体管以及一个反相器构成，其中m为芯片中η个模块所需要的最少控制位数量。PM11至PM1lrt的源极连接电源电压，PM11至PM1lrt的漏极连接PM21至PM2m+1的源极，直到PMlri1至PMlrilrt的漏极连接PMn1至PMnlrt的源极，PMn1至PMnlrt的漏极连接NM1lrt至NMnm+1的漏极，NM1lrt的源极连接NM1m的漏极直到W12的源极连接W11的漏极，NM2ffl+1至NM21直到NMnm+1至NMn1用同样的方法连接，NM11至NMn1的源极连接地，反相器的输入端连接PMn1至PMnm+1的漏极，反相器的输出端做为输出管脚复用电路的输出端，输出管脚复用电路的输出端连接芯片输出信号端。输出管脚复用电路共有η路输入，分别为=NM1JPPMi1的栅极连接芯片内部模块I的输出端，NM21和PM21的栅极连接芯片内部模块2的输出端，直至NMn1和PMn1的栅极连接芯片内部模块η的输出端，PM12至PMn2以及W12至NMn2的栅极接控制位1，直至PM1lrt至PMnlrt以及W1lrt至NMnffl+1的栅极接控制位m。`
全文摘要
一种用于提高管脚使用率的管脚复用方法及电路，芯片中分别加入输入管脚复用电路和输出管脚复用电路，输入管脚复用电路的端口包括输入端口、输出端口、以及控制端口，输入端口分别与芯片输入信号端口连接，输出端口分别与芯片中各模块的输入端连接，控制端口负责选择某一指定模块接收芯片的输入信号，下一时刻通过改变控制位，将有另一个模块接收芯片输入信号；输出管脚复用电路的端口分为输入端口、输出端口、以及控制端口，输入端口分别与芯片中各模块的输出端连接，输出端口与芯片输出信号管脚连接，控制端口负责选择将某一指定模块的输出信号传递至芯片输出管脚，下一时刻通过改变控制位，另一个模块的输出信号传递至芯片输出管脚。
文档编号G06F13/40GK103246631SQ20131018106
公开日2013年8月14日 申请日期2013年5月16日 优先权日2013年5月16日
发明者汪金辉, 侯立刚, 张俊腾, 宫娜, 耿淑琴, 袁颖, 彭晓宏 申请人:北京工业大学