一种基于改进的高基cordic算法的复数乘法运算单元的制作方法
【专利摘要】本发明属于数字信号处理和集成电路设计【技术领域】，具体涉及一种基于改进的高基CORDIC算法的复数乘法运算单元。本发明提出的改进的高基CORDIC算法，在已有算法的基础上，进一步增加CORDIC运算每一级的迭代角度的选择范围，在保证精度的同时，减少了所需的迭代次数，从而提高运算速度；采用余弦函数的泰勒级数展开近似的方法，简化高基CORDIC算法中模校正因子的乘法操作，使得整个运算过程只存在一个常数模校正因子，减小了硬件复杂度。在复数乘法的一个乘数是可以事先确定的应用场合，可以完全避免通用复数乘法器的使用，在乘法运算单元的硬件面积和所需要的ROM大小上都具有优势，同时计算精度没有损失。
【专利说明】—种基于改进的高基CORDIC算法的复数乘法运算单元
【技术领域】
[0001]本发明属于数字信号处理和集成电路设计【技术领域】，具体涉及一种基于改进的高基CORDIC算法的复数乘法运算单元。
【背景技术】
[0002]在数字信号处理中，许多应用场合所需要的复数乘法运算，其中一个乘数是可以事先确定的系数，例如FFT (快速傅里叶变换)中的旋转因子乘法。在FFT处理器中，存储旋转因子的存储单元和复数乘法运算单元占据了很大的面积。传统的实现方案采用通用的复数乘法器计算旋转因子乘法，用存储器存放旋转因子，硬件实现的面积比较大。CORDIC (坐标旋转计算机)算法使用简单的加法和移位操作代替复杂的复数乘法运算，与此同时，可以减小存储旋转因子所需的存储器的大小，从而降低FFT处理器的硬件规模。但是，传统的CORDIC算法需要比较长的迭代周期，不能满足高速计算的要求，而高基的CORDIC算法需要额外的硬件开销来解决模校正因子不是一个常数的问题。
【发明内容】
[0003]为了克服通用复数乘法器硬件资源消耗大的缺点和已有CORDIC算法的不足，本发明提出了一种改进的高基CORDIC算法及基于改进的高基CORDIC算法的复数乘法运算单
J Li ο
[0004]本发明提出的改进的高基CORDIC算法，具体过程如下:
[0005]设直角平面上的一个二维向量逆时针旋转Θ角度之后得到向量/λ(-ν?,ν?).写成矩阵形式如式(I)所示:
【权利要求】
1.一种改进的高基CORDIC算法，设直角平面上的一个二维向量
逆时针旋转5角度之后得到向量瓦(?,?),写成矩阵形式如式(O所示:
2.基于如权利要求1所述改进的高基CORDIC算法的复数乘法运算单元，其特征在于:由三个部分构成: 第一部分为输入数据的预处理模块(101 )，对应于算法中的预选转操作，对输入数据的实部和虚部进行取反和交换；第二部分为⑶RDIC乘法单元的运算模块，包括:初始角度旋转模块(102)，对应于算式(2)中初始旋转角度系数A所在的矩阵乘法,第一级到第六级的CORDIC迭代运算模块(103)，对应于算式(2)中旋转角度系数％所在的η级矩阵乘法，以及乘以常数模校正因子的模校正模块，对应于算式(2)中的乘数; 第三部分为只读存储器(105)，用以存储作为控制信号的旋转向量； 所述第一级CORDIC迭代模块的硬件结构，包括:依次连接的一个二选一数据选择器(201)、三组硬件连线构成的移位器(202)、三个四选一数据选择器(203)、一个4-2数据压缩器(204)和一个快速加法器(205);其中: 所述二选一数据选择器(201)，用于选择输入数据或者输入数据取反之后的结果；所述硬件连线构成的移位器(202)，分为三组，一组对应于算式(4)除巧或九外中的一项；同组中的三个移位器分别实现算式(4)中￡% = ±1、Qj = ±1/2或= +1/4时对输入数的右移操作；所述三个四选一数据选择器(203)，其四个输入与同组移位器的三个输出以及一个O输入相连；= O时选择O输入，= 土I时选择移位器组中的第一个输出，以ι = ± 时选择移位器组中的第二个输出，A =±1/4时选择移位器组中的第三个输出； 所述4-2数据压缩器(204 )，其输入对应于算式(4 )中的四项，将经过移位之后的数据压缩成为两路数据输出给快速加法器； 快速加法器(205)，将中间结果相加之后得到最后的输出； 所述第二和第三级CORDIC迭代模块的硬件结构，包括:依次连接的一个二选一数据选择器、两组硬件连线构成的移位器、两个四选一数据选择器、一个3-2数据压缩器和一个快速加法器；其中: 所述二选一数据选择器，用于选择输入数据或者输入数据取反之后的结果； 所述硬件连线构成的移位器，共分为两组，一组对应于算式(5)除\或乃外中的一项；同组中的三个移位器分别实现算式(5)中q =±1、巧=±1/2或q =±1/4时对输入数的右移操作； 所述两个四选一数据选择器，其四个输入与同组移位器的三个输出以及一个O输入相连；q = O时选择O输入，q = ±1时选择移位器组中的第一个输出，^ = ±1/2时选择移位器组中的第二个输出，q =±〗/4时选择移位器组中的第三个输出； 所述3-2数据压缩器，其输入对应于算式(5 )中的三项，将经过移位之后的数据压缩成为两路数据输出给快速加法器； 所述快速加法器，将中间结果相加之后得到最后的输出； 所述第四级到第六级CORDIC迭代模块的硬件结构，包括:依次连接的一个二选一数据选择器、一组硬件连线构成的移位器、一个四选一数据选择器和一个快速加法器；其中:所述二选一数据选择器，用于选择输入数据或者输入数据取反之后的结果； 所述硬件连线构成的移位器，一组对应于算式(6)除Xi或乃外中的一项；同组中的三个移位器分别实现算式(6)中巧=±1、$ 二±1/2或q= ±1/4时对输入数的右移操作； 所述四选一数据选择器，其四个输入与同组移位器的三个输出以及一个O输入相连；q =0时选择O输入，q =±1时选择移位器组中的第一个输出，^ =±1/2时选择移位器组中的第二个输出，A = ±1/4时选择移位器组中的第三个输出； 所述快速加法器，将中间结果相加之后得到最后的输出。
【文档编号】G06F7/544GK103488459SQ201310420101
【公开日】2014年1月1日 申请日期:2013年9月13日 优先权日:2013年9月13日
【发明者】周晓方, 王冬格 申请人:复旦大学