时钟频率监测电路及方法
【专利摘要】本发明属于电路【技术领域】，公开了一种时钟频率监测电路及方法，采用本发明提供的时钟频率监测策略能够实现对待监测工作时钟信号的时钟频率的实时监测，并且可复用同一个时钟频率监测电路，一定程度上可以提高安全芯片的面积利用率；另外，采用本发明，可以实时监测有意攻击者通过极大改变待监测工作时钟信号的时钟频率以窃取用户机密信息或密钥的攻击行为，提高该时钟频率监测策略的可用性。
【专利说明】时钟频率监测电路及方法
【技术领域】
[0001 ] 本发明涉及电路【技术领域】，具体而言，尤其涉及一种可应用于集成电路芯片(例如安全芯片)的时钟频率监测电路及方法。
【背景技术】
[0002]安全芯片，即可信任平台模块(TruSTed Platform Module, TPM)，为一可独立进行密钥生成、加解密的装置，其内部拥有独立的处理器和存储单元，可存储密钥和特征数据，为计算机(例如笔记本)提供加密和安全认证服务。在现实应用当中，采用安全芯片进行加密，密钥被存储在硬件当中，以致硬件在被窃之后，被窃的数据无法或难以解密，从而可以更好的保护用户的数据安全，进而保护用户的商业隐私和/或技术秘密。
[0003]在安全芯片的具体应用过程中，通常需要监测目标电路的工作时钟频率，这是因为有些有意的攻击者会通过改变目标电路的工作时钟频率,例如到极高或者极低，并通过分析采集数据的变化情况得到用户机密信息或密钥。
[0004]已知地，对于用于对目标电路的工作时钟频率进行监测的频率监测电路而言,传统的实现方法是:
[0005]其一，在安全芯片内部生成一个时钟基准，将待监测的工作时钟信号与此时钟基准相比较，并由此得出待监测工作时钟信号的时钟频率是否高于或者低于时钟基准的时钟频率，最终根据所述判断得到一安全芯片复位信号或者安全芯片停机信号并输出。
[0006]通常而言，如图1所示，在实际应用当中会对待监测的工作时钟频率的正常时钟频率范围约定一个上限和下限，并以这个上限和下限来分别设定所述时钟基准的时钟频率，之后根据待监测工作时钟信号的时钟频率是否处于所述正常时钟频率范围之内，若是，则判定该当前待监测工作时钟合法，若待监测工作时钟信号的时钟频率低于所述下限或高于所述上限，则判定该当前待监测工作时钟为非法，此时生成一安全芯片复位信号或者安全芯片停机信号并输出。
[0007]其二，如图2所示，其应用一个时钟基准，并通过对待监测工作时钟的时钟频率根据不同的分频系数采用分频电路进行分频处理，以分别确定出一个待监测工作时钟处于正常工作时的时钟频率的上下限，之后再将处理得到的时钟频率分别与时钟基准进行比较，以确定待监测工作时钟信号的时钟频率是否处于所述正常时钟频率范围之内。
[0008]然而，采用上述两种实现方法以进行时钟频率监测时，具有以下问题:
[0009]第一，这两种方法都需要应用两个频率监测电路，并且在实际应用当中，用户希望对于待监测工作时钟信号的时钟频率的监测是实时的，因此基于该两种实现方法不能分时复用一个频率监测电路；并且由于需要应用两个频率监测电路，因此对于安全芯片的面积而言也是一种资源的浪费；
[0010]第二，在安全芯片的正常工作过程中，待检测工作时钟的时钟频率的抖动通常很小，所述待监测工作时钟处于正常工作时的时钟频率的上下限通常被设置为一个较小的频率范围，然而，在正常工作过程中，有意攻击者通过极大改变待监测工作时钟信号的时钟频率，以获得用户机密信息或密钥，采用上述两种传统的时钟频率监测方法无法检测到这种“攻击行为”。
【发明内容】
[0011]鉴于此，本发明实施例的目的在于提供一种时钟频率监测电路及方法。
[0012]本发明实施例采用如下技术方案实现:
[0013]一种时钟频率监测电路,包括:
[0014]频率比较电路，用于将输入的待监测工作时钟频率以及从时钟基准电路获取的基准时钟频率进行比较，并将比较结果输出至控制及判断逻辑电路；
[0015]控制及判断逻辑电路，用于在识别至少一时钟基准修调开启信号后，依据频率比较电路的输入生成基准时钟修调变量并发送至校准及修调控制电路；以及进一步用于在识别至少一时钟监测开启信号后，依据频率比较电路的输入确定待监测工作时钟频率是否合法，并输出频率监测结果；
[0016]校准及修调控制电路，用于依据获取的基准时钟修调变量生成时钟修调命令并发送至时钟基准电路；
[0017]时钟基准电路，用于依据获取的时钟修调命令将其输出的基准时钟频率修调至以待监测工作时钟频率为基准的第一波动带宽范围之内。
[0018]优选地，频率比较电路还用于将输入的标准时钟以及从时钟基准电路获取的基准时钟频率进行比较，并将比较结果输出至控制及判断逻辑电路；
[0019]在识别所述时钟基准修调开启信号之前，所述控制及判断逻辑电路还用于识别至少一校准开启信号，并据此依据输入的标准时钟以及从时钟基准电路获取的基准时钟生成校准变量，并将其发送至校准及修调控制电路；
[0020]所述校准及修调控制电路还用于依据获取的校准变量生成校准命令并发送至时钟基准电路；
[0021]时钟基准电路还用于依据获取的校准命令将其输出的基准时钟频率调整至以标准时钟为基准的第二波动带宽范围之内。
[0022]优选地，在识别至少一时钟监测开启信号后，所述控制及判断逻辑电路依据频率比较电路的输入判断待监测工作时钟频率是否合法的策略为:
[0023]如果待监测工作时钟频率与时钟基准电路输出的基准时钟频率的差值在第三波动带宽范围之内，则确定所述待监测工作时钟合法，否则，确定所述待监测工作时钟非法；
[0024]或者，如果待监测工作时钟频率与时钟基准电路输出的基准时钟频率的比值在第四波动带宽范围之内，则确定所述待监测工作时钟合法，否则，确定所述待监测工作时钟非法。
[0025]优选地，所述时钟基准电路包括:电流生成单元、可修调电流源阵列、电容、电压比较器、放电控制逻辑单元以及逻辑开关，其中:
[0026]所述电流生成单元的第一输入端连接至外部电压基准，其第二输入端与电容的第一端连接，其输出端与可修调电流源阵列的第一输入端连接；
[0027]所述可修调电流源阵列的第二输入端连接至校准及修调控制电路，其输出端分别连接至电压比较器的正输入端以及电容的第二端；[0028]所述电容的第一端接地；
[0029]所述电压比较器的负输入端连接至外部电压基准，其输出端连接至放电控制逻辑单元的输入端；
[0030]所述放电控制逻辑单元的输出端用于向逻辑开关输出开关控制信号；
[0031 ] 所述逻辑开关并联于所述电容的两端。
[0032]优选地，所述时钟基准电路还包括电压基准产生电路，其包括依次串联的分压电阻Rkh、分压电阻Rkef以及分压电阻、，所述分压电阻Reh的一端连接至带隙基准电压Vbandgap,所述分压电阻R&的一端接地。
[0033]一种安全芯片，其包括如上所述的时钟频率监测电路，所述时钟频率监测电路包括:
[0034]频率比较电路，用于将输入的待监测工作时钟频率以及从时钟基准电路获取的基准时钟频率进行比较，并将比较结果输出至控制及判断逻辑电路；
[0035]控制及判断逻辑电路，用于在识别至少一时钟基准修调开启信号后，依据频率比较电路的输入生成基准时钟修调变量并发送至校准及修调控制电路；以及进一步用于在识别至少一时钟监测开启信号后，依据频率比较电路的输入确定待监测工作时钟频率是否合法，并输出频率监测结果；
[0036]校准及修调控制电路，用于依据获取的基准时钟修调变量生成时钟修调命令并发送至时钟基准电路；
[0037]时钟基准电路，用于依据获取的时钟修调命令将其输出的基准时钟频率修调至以待监测工作时钟频率为基准的第一波动带宽范围之内。
[0038]一种时钟频率监测方法，应用于如上所述的时钟频率监测电路，其包括如下步骤:
[0039]时钟基准修调步骤:
[0040]频率比较电路将输入的待监测工作时钟频率以及从时钟基准电路获取的基准时钟频率进行比较，并将比较结果输出至控制及判断逻辑电路；
[0041]控制及判断逻辑电路在识别至少一时钟基准修调开启信号后，依据频率比较电路的输入生成基准时钟修调变量并发送至校准及修调控制电路；
[0042]校准及修调控制电路依据获取的基准时钟修调变量生成时钟修调命令并发送至时钟基准电路；
[0043]时钟基准电路依据获取的时钟修调命令将其输出的基准时钟频率修调至以待监测工作时钟频率为基准的第一波动带宽范围之内；
[0044]以及，时钟监测步骤:
[0045]控制及判断逻辑电路在识别至少一时钟监测开启信号后，依据频率比较电路的输入确定待监测工作时钟频率是否合法，并输出频率监测结果。
[0046]优选地，在执行所有步骤之前，所述时钟频率监测方法还包括:
[0047]时钟校准步骤:
[0048]频率比较电路将输入的标准时钟以及从时钟基准电路获取的基准时钟频率进行比较，并将比较结果输出至控制及判断逻辑电路；
[0049]控制及判断逻辑电路识别至少一校准开启信号，并据此依据输入的标准时钟以及从时钟基准电路获取的基准时钟生成校准变量，并将其发送至校准及修调控制电路；
[0050]校准及修调控制电路依据获取的校准变量生成校准命令并发送至时钟基准电路；
[0051]时钟基准电路依据获取的校准命令将其输出的基准时钟频率调整至以标准时钟为基准的第二波动带宽范围之内。
[0052]优选地，在识别至少一时钟监测开启信号后，所述控制及判断逻辑电路依据频率比较电路的输入判断待监测工作时钟频率是否合法的策略为:
[0053]如果待监测工作时钟频率与时钟基准电路输出的基准时钟频率的差值在第三波动带宽范围之内，则确定所述待监测工作时钟合法，否则，确定所述待监测工作时钟非法；
[0054]或者，如果待监测工作时钟频率与时钟基准电路输出的基准时钟频率的比值在第四波动带宽范围之内，则确定所述待监测工作时钟合法，否则，确定所述待监测工作时钟非法。
[0055]优选地，在所述时钟校准步骤中，校准及修调控制电路在获取校准变量之后，存储所述校准变量；
[0056]以及，在所述时钟基准修调步骤中，校准及修调控制电路依据获取的基准时钟修调变量以及存储的校准变量生成时钟修调命令并发送至时钟基准电路。
[0057]通过上述本发明的技术方案可以看出，采用本发明提供的时钟频率监测策略能够实现对待监测工作时钟信号的时钟频率的实时监测，并且可复用同一个时钟频率监测电路，一定程度上可以提高安全芯片的面积利用率；另外，采用本发明，可以实时监测有意攻击者通过极大改变待监测工作时钟信号的时钟频率以窃取用户机密信息或密钥的攻击行为，提高该时钟频率监测策略的可用性。
【专利附图】
【附图说明】
[0058]图1是现有技术中一种工作时钟频率监测方式示意图；
[0059]图2是现有技术中另一种工作时钟频率监测方式示意图；
[0060]图3是本发明实施例提供的时钟频率监测电路结构示意图；
[0061]图4是本发明实施例提供的时钟基准电路结构示意图；
[0062]图5是本发明实施例提供的时钟基准电路图；
[0063]图6是本发明实施例提供的时钟频率监测电路图；
[0064]图7是本发明实施例提供的时钟频率监测电路工作时序示意图；
[0065]图8是本发明实施例提供的时钟频率监测方法流程示意图。
[0066]本发明目的的实现、功能特点及优异效果，下面将结合具体实施例以及附图做进一步的说明。
【具体实施方式】
[0067]下面结合附图和具体实施例对本发明所述技术方案作进一步的详细描述，以使本领域的技术人员可以更好的理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
[0068]应当理解，在本发明如下实施例中，所述“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示技术特征的数量。
[0069]如图3所示，本发明实施例提供的一种时钟频率监测电路，包括:
[0070]频率比较电路20，用于将输入的待监测工作时钟频率以及从时钟基准电路10获取的基准时钟频率进行比较，并将比较结果输出至控制及判断逻辑电路30 ；
[0071]控制及判断逻辑电路30，用于在识别至少一时钟基准修调开启信号后，依据频率比较电路20的输入生成基准时钟修调变量并发送至校准及修调控制电路40 ;以及进一步用于在识别至少一时钟监测开启信号后，依据频率比较电路20的输入确定待监测工作时钟频率是否合法，并输出频率监测结果；
[0072]校准及修调控制电路40，用于依据获取的基准时钟修调变量生成时钟修调命令并发送至时钟基准电路10 ；
[0073]时钟基准电路10，用于依据获取的时钟修调命令将其输出的频率修调至以待监测工作时钟频率为基准的第一波动带宽范围之内，其中，所述第一波动带宽可由本领域的技术人员通过简单的实验或根据经验值而轻易地得到，本文对此不作详细赘述。
[0074]依据上述电路，可产生一个可以修调的基准时钟，在控制及判断逻辑电路30识别至少一时钟基准修调开启信号后，例如识别出时钟频率监测电路开始工作时，时钟基准电路10基于待监测工作时钟频率对自身进行修调；如果待监测工作时钟的时钟频率在基准时钟的修调频率范围内，时钟基准电路10会修调其最终输出的基准时钟频率接近该待监测工作时钟的时钟频率，修调结束后，该时钟频率监测电路进入时钟监测状态，其判断待监测工作时钟的时钟频率相对时钟基准电路10经修调后的基准时钟频率是否发生改变，若待监测工作时钟的时钟频率偏离基准时钟频率一定频率范围，则判定此改变行为是非法行为；如果待监测工作时钟的时钟频率不在基准时钟的修调频率范围内，而是修调以后基准时钟频率与待监测工作时钟的时钟频率相差一定频率范围，则判断这种工作时钟的时钟频率改变也是一种非法行为。
[0075]因此，采用本发明实施例提供的时钟频率监测电路不仅可以对工作过程中工作时钟频率是否改变进行监测，同时还可以对工作时钟频率的波动变化作出判断，避免了使用两个频率比较电路、采用频率上下限来界定工作时钟频率是否合法导致安全芯片面积使用率较低的问题。
[0076]在本发明实施例中，还包括对时钟基准电路10的一个校准步骤，具体地:
[0077]频率比较电路20还用于将输入的标准时钟以及从时钟基准电路10获取的基准时钟频率进行比较，并将比较结果输出至控制及判断逻辑电路30 ；
[0078]在识别所述时钟基准修调开启信号之前，所述控制及判断逻辑电路30还用于识别至少一校准开启信号，并据此依据输入的标准时钟以及从时钟基准电路10获取的基准时钟生成校准变量，并将其发送至校准及修调控制电路40 ；
[0079]所述校准及修调控制电路40还用于依据获取的校准变量生成校准命令并发送至时钟基准电路10 ；
[0080]时钟基准电路10还用于依据获取的校准命令将其输出的基准时钟频率调整至以标准时钟为基准的第二波动带宽范围之内，其中，所述第二波动带宽可由本领域的技术人员通过简单的实验或根据经验值而轻易地得到，本文对此不作详细赘述。
[0081]本实施例中，在识别至少一时钟监测开启信号后，所述控制及判断逻辑电路30依据频率比较电路20的输入判断待监测工作时钟频率是否合法的策略为:
[0082]如果待监测工作时钟频率与时钟基准电路10输出的基准时钟频率的差值在第三波动带宽范围之内，则确定所述待监测工作时钟合法，否则，确定所述待监测工作时钟非法，其中，所述第三波动带宽可由本领域的技术人员通过简单的实验或根据经验值而轻易地得到，本文对此不作详细赘述；
[0083]或者，如果待监测工作时钟频率与时钟基准电路10输出的基准时钟频率的比值在第四波动带宽范围之内，则确定所述待监测工作时钟合法，否则，确定所述待监测工作时钟非法，其中，所述第四波动带宽可由本领域的技术人员通过简单的实验或根据经验值而轻易地得到，本文对此不作详细赘述。
[0084]本实施例中，如图4所示,所述时钟基准电路10包括:电流生成单元101、可修调电流源阵列102、电容103、电压比较器104、放电控制逻辑单元105以及逻辑开关106，其中:
[0085]所述电流生成单元101的第一输入端连接至外部电压基准，其第二输入端与电容103的第一端连接，其输出端与可修调电流源阵列102的第一输入端连接；
[0086]所述可修调电流源阵列102的第二输入端连接至校准及修调控制电路40，其输出端分别连接至电压比较器104的正输入端以及电容103的第二端；
[0087]所述电容103的第一端接地；
[0088]所述电压比较器104的负输入端连接至外部电压基准，其输出端连接至放电控制逻辑单元105的输入端；
[0089]所述放电控制逻辑单元105的输出端用于向逻辑开关106输出开关控制信号；
[0090]所述逻辑开关106并联于所述电容103的两端。
[0091]优选地,参考图6所示,所述时钟基准电路10还包括电压基准产生电路107,其包括依次串联的分压电阻Rkh、分压电阻Rkef以及分压电阻Rw所述分压电阻Reh的一端连接至带隙基准电压Vbandgap，所述分压电阻R&的一端接地。
[0092]具体地，参考图5所示，图中Vkef可以利用电路中一个与温度电源无关电压基准产生。此时钟基准电路10本质上是一个电流-电容103振荡器，工作原理如下:
[0093]放电控制逻辑单元105控制逻辑开关106闭合后，逻辑开关106对电容103放电，经过放电控制逻辑单元105内部控制的一个短暂延时(保证放电完成)后，放电控制逻辑单元105控制逻辑开关106关断，电流生成单元101和可修调电流源阵列102产生的电流源K.VKEF/R对电容103开始充电，电容103上电压以一个固定斜率K.VKEF/RC上升，其中逻辑开关106为可修调电流源阵列102与电流生成单元101的电流比值；电容103充电至电压超过Vkef后，电压比较器104翻转，使放电控制逻辑单元105控制逻辑开关106闭合，对电容103放电，短暂延时后，放电控制逻辑单元105控制逻辑开关106关断，电容103重新开始充
电过程......，如此循环往复，形成了一个振荡器。忽略电容103放电的时间，可推知振荡频
率为K/RC。如果一个校准及修调控制电路40产生校准控制位CalKn-1: 0>对所述系数K进行校准和修调，就可以对振荡频率K/RC进行校准和修调，这种修调是线性的。
[0094]继续参考图5所示，时钟基准电路10输出的基准时钟频率的修调和校准可以利用同一个可修调电流源阵列102完成，可修调电流源阵列102涵盖的修调范围应该包括校准时钟基准需要的工艺偏差范围和允许的时钟基准的修调频率范围。例如共有7位校准修调的电流源，1110000对应可校准的最大频率，1111可以用来作时钟基准的修调，对应的电流值相对总电流值的比值代表允许的时钟基准的修调相对范围。
[0095]例如如果实际上校准完成后校准控制位取值1010000，则1111作时钟基准修调位对应可允许工作时钟的频率相对偏差为(1111对应修调电流)/ (11010000对应的电流源阵列总电流)。
[0096]频率比较电路20对时钟基准电路10输出的经修调后的基准时钟频率和待监测工作时钟频率进行比较，例如判断待监测工作时钟频率与时钟基准电路10输出的基准时钟频率的差值是否在第三波动带宽范围之内，如果是，则确定所述待监测工作时钟合法，否贝U，确定所述待监测工作时钟非法；
[0097]或者，如果待监测工作时钟频率与时钟基准电路10输出的基准时钟频率的比值在第四波动带宽范围之内，则确定所述待监测工作时钟合法，否则，确定所述待监测工作时钟非法。
[0098]如图6所示，图6所示为一个包含频率比较电路20、时钟基准电路10、校准及修调控制电路40以及控制及判断逻辑电路30的时钟频率监测电路的较佳实施例示意图。其中，所述时钟基准电路10的电路部分与图5所示一致，这里不再重复赘述；
[0099]图6中所示电压基准产生单元，通过电阻串对一个带隙基准电压Vbandgap分压，以产生对温度和电源不敏感的电压基准VKEF、Veh和VKp
[0100]图6中201为一第一比较器，对电容103的电压V。和经过一个多路器46的Vkh或Vkef进行比较；图4中202为一第二比较器，对电容103的电压V和V&进行比较；第一和第二比较器的结果进入一个控制及判断逻辑电路30，控制及判断逻辑电路30判断频率比较的结果，决定校准或修调或工作的状态:控制及判断逻辑电路30通过多路器46控制端决定其输出，控制一个校准及修调控制电路40决定校准及修调控制的状态和进程，以及在修调完成后给出频率监测的结果。
[0101]本实施例中，图6中电路的工作过程如下:
[0102]电路开始校准后，首先控制及判断逻辑电路30将工作状态置为校准状态，此时控制多路器46选择Vkef作为第一比较器201的输入，由输入基准时钟CLK通过时序逻辑产生一个在时钟上升沿闭合逻辑开关106的窄脉冲，因而电容103端电压将周期性充电和放电，如图7所示。如前所述，如果时钟CLK频率高于前述的时钟基准的频率，则在充电周期末端，Vc低于Vkef,反之,VcVc高于Vkef,因而在充电周期末端第一比较器的结果可用于判断输入基准时钟CLK的频率和内部基准时钟的频率孰高孰低，并以此结果由控制及判断逻辑电路30及校准及修调控制电路40生成校准控制变量，对可修调电流源阵列102校准，如此继续频率比较和校准的循环，直至完成校准后，校准控制变量写入校准及修调控制电路40内部的ROM中，并且电路工作状态由校准状态被置为工作状态。控制可修调电流源阵列102的校准位Calb <n-l:0 >由校准控制变量和修调控制变量通过组合逻辑产生。
[0103]电路进入工作状态后，首先控制及判断逻辑电路30控制电路在修调状态。类似地，控制多路器46仍然选择Vkef作为第一比较器的输入，以输入工作时钟CLK为基准对基准时钟进行修调，不同之处是修调变量写入校准及修调控制电路40内部的寄存器中而非ROM中。修调变量与校准时写入ROM的校准变量经过组合逻辑产生新的校准控制位Calb< n-l:0 >，对可修调电流源阵列102进行修调。修调过程可以在上电过程中或最初工作周期中完成。完成修调后，控制及判断逻辑电路30将电路置为监测状态。如果输入工作时钟不在基准时钟的修调范围内，则修调完成后基准时钟和输入工作时钟可能相差较大的一个范围。
[0104]电路进入监测状态后，控制及判断逻辑电路30控制多路器46选择Vkh为第一比较器的负输入，此时第二比较器也开始有效，其正输入为Vku第一比较器或第二比较器的输出上升沿触发控制及判断逻辑电路30作出频率超出范围的判断。由此第一比较器与第二比较器监测电容103的电压V。在充电周期末是否会超出Vkh和Vkl决定的范围，从而确定了监测频率的上限fH:
[0105]
【权利要求】
1.一种时钟频率监测电路，其特征在于，包括: 频率比较电路，用于将输入的待监测工作时钟频率以及从时钟基准电路获取的基准时钟频率进行比较，并将比较结果输出至控制及判断逻辑电路； 控制及判断逻辑电路，用于在识别至少一时钟基准修调开启信号后，依据频率比较电路的输入生成基准时钟修调变量并发送至校准及修调控制电路；以及进一步用于在识别至少一时钟监测开启信号后，依据频率比较电路的输入确定待监测工作时钟频率是否合法，并输出频率监测结果； 校准及修调控制电路，用于依据获取的基准时钟修调变量生成时钟修调命令并发送至时钟基准电路； 时钟基准电路，用于依据获取的时钟修调命令将其输出的基准时钟频率修调至以待监测工作时钟频率为基准的第一波动带宽范围之内。
2.如权利要求1所述的时钟频率监测电路，其特征在于， 频率比较电路还用于将输入的标准时钟以及从时钟基准电路获取的基准时钟频率进行比较，并将比较结果输出至控制及判断逻辑电路； 在识别所述时钟基准修调开启信号之前，所述控制及判断逻辑电路还用于识别至少一校准开启信号，并据此依据输入的标准时钟以及从时钟基准电路获取的基准时钟生成校准变量，并将其发送至校准及修调控制电路； 所述校准及修调控制电路还用于依据获取的校准变量生成校准命令并发送至时钟基准电路； 时钟基准电路还用于依据获取的校准命令将其输出的基准时钟频率调整至以标准时钟为基准的第二波动带宽范围之内。`
3.如权利要求1所述的时钟频率监测电路，其特征在于，在识别至少一时钟监测开启信号后，所述控制及判断逻辑电路依据频率比较电路的输入判断待监测工作时钟频率是否合法的策略为: 如果待监测工作时钟频率与时钟基准电路输出的基准时钟频率的差值在第三波动带宽范围之内，则确定所述待监测工作时钟合法，否则，确定所述待监测工作时钟非法； 或者，如果待监测工作时钟频率与时钟基准电路输出的基准时钟频率的比值在第四波动带宽范围之内，则确定所述待监测工作时钟合法，否则，确定所述待监测工作时钟非法。
4.如权利要求1所述的时钟频率监测电路，其特征在于，所述时钟基准电路包括:电流生成单元、可修调电流源阵列、电容、电压比较器、放电控制逻辑单元以及逻辑开关，其中: 所述电流生成单元的第一输入端连接至外部电压基准，其第二输入端与电容的第一端连接，其输出端与可修调电流源阵列的第一输入端连接； 所述可修调电流源阵列的第二输入端连接至校准及修调控制电路，其输出端分别连接至电压比较器的正输入端以及电容的第二端； 所述电容的第一端接地； 所述电压比较器的负输入端连接至外部电压基准，其输出端连接至放电控制逻辑单元的输入端； 所述放电控制逻辑单元的输出端用于向逻辑开关输出开关控制信号； 所述逻辑开关并联于所述电容的两端。
5.如权利要求1所述的时钟频率监测电路，其特征在于，所述时钟基准电路还包括电压基准产生电路，其包括依次串联的分压电阻Rkh、分压电阻Rkef以及分压电阻R&，所述分压电阻Rkh的一端连接至带隙基准电压Vbandgap，所述分压电阻、的一端接地。
6.一种安全芯片，其特征在于，包括如权利要求1-5任一项所述的时钟频率监测电路。
7.一种时钟频率监测方法，应用于如权利要求1所述的时钟频率监测电路，其特征在于，包括如下步骤: 时钟基准修调步骤: 频率比较电路将输入的待监测工作时钟频率以及从时钟基准电路获取的基准时钟频率进行比较，并将比较结果输出至控制及判断逻辑电路； 控制及判断逻辑电路在识别至少一时钟基准修调开启信号后，依据频率比较电路的输入生成基准时钟修调变量并发送至校准及修调控制电路； 校准及修调控制电路依据获取的基准时钟修调变量生成时钟修调命令并发送至时钟基准电路； 时钟基准电路依据获取的时钟修调命令将其输出的基准时钟频率修调至以待监测工作时钟频率为基准的第一波动带宽范围之内；10% 以及，时钟监测步骤: 控制及判断逻辑电路在识别至少一时钟监测开启信号后，依据频率比较电路的输入确定待监测工作时钟频率是否合法，并输出频率监测结果。
8.如权利要求7所`述的时钟频率监测方法，其特征在于，在执行所有步骤之前，还包括: 时钟校准步骤: 频率比较电路将输入的标准时钟以及从时钟基准电路获取的基准时钟频率进行比较，并将比较结果输出至控制及判断逻辑电路； 控制及判断逻辑电路识别至少一校准开启信号，并据此依据输入的标准时钟以及从时钟基准电路获取的基准时钟生成校准变量，并将其发送至校准及修调控制电路； 校准及修调控制电路依据获取的校准变量生成校准命令并发送至时钟基准电路；时钟基准电路依据获取的校准命令将其输出的基准时钟频率调整至以标准时钟为基准的第二波动带宽范围之内。
9.如权利要求7所述的时钟频率监测方法，其特征在于，在识别至少一时钟监测开启信号后，所述控制及判断逻辑电路依据频率比较电路的输入判断待监测工作时钟频率是否合法的策略为: 如果待监测工作时钟频率与时钟基准电路输出的基准时钟频率的差值在第三波动带宽范围之内，则确定所述待监测工作时钟合法，否则，确定所述待监测工作时钟非法； 或者，如果待监测工作时钟频率与时钟基准电路输出的基准时钟频率的比值在第四波动带宽范围之内，则确定所述待监测工作时钟合法，否则，确定所述待监测工作时钟非法。
10.如权利要求8所述的时钟频率监测方法，其特征在于， 在所述时钟校准步骤中，校准及修调控制电路在获取校准变量之后，存储所述校准变量; 以及，在所述时钟基准修调步骤中，校准及修调控制电路依据获取的基准时钟修调变量以及存储的校准变量生成`时钟修调命令并发送至时钟基准电路。
【文档编号】G06F1/14GK103677082SQ201310711651
【公开日】2014年3月26日 申请日期:2013年12月20日 优先权日:2013年12月20日
【发明者】吴晓勇, 王新亚 申请人:深圳国微技术有限公司