专利名称：一种用于侦测时钟频率的电路的制作方法
技术领域：
本实用新型涉及集成电路，尤其涉及一种用于侦测时钟频率的电路。
背景技术：
对于大多数的数字电路和数模混合电路来说，往往需要外部提供一个或一组一定频率的时钟信号。时钟信号的缺失及时钟频率的快慢往往严重影响着电路的工作状态，甚至有可能导致电路的瘫痪或电路性能的下降。因此，在这一类的电路中就需要进行时钟频率的检测。由于常用的用于侦测时钟频率的电路往往构成比较复杂，需要计数器、比较器等， 这就会消耗较多的硬件资源及电源功耗，不适合一些低成本应用，因此，如何以较少的硬件及较低的功耗来完成输入时钟的频率检测，是业内人士急需要解决的技术问题。
实用新型内容为了解决上述现有技术存在的问题，本实用新型旨在提供一种用于侦测时钟频率的电路，以达到实时检测输入的时钟状态及其频率是否正确的目的。本实用新型所述的一种用于侦测时钟频率的电路，它包括第一逻辑检测单元、第二逻辑检测单元和一逻辑运算单元，所述第一逻辑检测单元包括第一施密特倒向器、第一 D触发器、依次串联在一外部电源与地之间的第一电流源和第一电容以及并联在该第一电容两端的第一开关管，其中，所述第一施密特倒向器的输入端连接到所述第一电流源和第一电容之间，其输出端与所述第一 D触发器的输入端连接，该第一 D触发器和所述第一开关管还接收一外部时钟信号；所述第二逻辑检测单元包括第二施密特倒向器、第二 D触发器、依次串联在所述外部电源与地之间的第二电流源和第二电容以及并联在该第二电容两端的第二开关管，其中，所述第二施密特倒向器的输入端连接到所述第二电流源和第二电容之间，其输出端与所述第二 D触发器的输入端连接，该第二 D触发器和所述第二开关管还通过一倒向器接收所述外部时钟信号；所述逻辑运算单元包括均具有两个输入端的第一与非门、第二与非门和一或非门，其中，所述第一与非门的两个输入端分别与所述第一、第二 D触发器的输出端连接，所述第二与非门的两个输入端分别与所述第一、第二施密特倒向器的输出端连接，所述或非门的两个输入端分别与所述第一、第二与非门的输出端连接，且该或非门的输出端输出一检测电压。在上述的用于侦测时钟频率的电路中，所述第一开关管的栅极和第一 D触发器的时钟端接收所述外部时钟信号，该第一开关管的漏极和源极分别连接在所述第一电容两端，且该第一开关管的源极接地；所述第二开关管的栅极和第二 D触发器的时钟端接收所述外部时钟信号的反向时钟信号，该第二开关管的漏极和源极分别连接在所述第二电容两端，且该第二开关管的源极接地。由于采用了上述的技术解决方案，本实用新型中的第一、第二逻辑检测单元的结构完全对称，并分别在互为反向的时钟信号控制下工作，即检测第一、第二电容的电压是否充电到预定的值，将检测结果输送至逻辑运算单元进行运算，并输出最终的检测电压，从而根据该检测电压方便快捷的检测出电路的输入时钟信号是否存在，还可以检测出电路的输入时钟信号频率是否满足预定的要求，从而可以实现时钟检测的目的。本实用新型结构简单，可以广泛应用于任何需要时钟检测的电路中，尤其是应用于一些要求低成本、低功耗的电路或系统中。
图1是本实用新型一种用于侦测时钟频率的电路的原理图；图2是本实用新型一种用于侦测时钟频率的电路对正常时钟的检测波形图；图3是本实用新型一种用于侦测时钟频率的电路对低频时钟的检测波形图。
具体实施方式
以下结合附图，对本实用新型的具体实施例进行详细说明。如图1所示，本实用新型，即一种用于侦测时钟频率的电路，它包括第一逻辑检测单元、第二逻辑检测单元和逻辑运算单元。第一逻辑检测单元包括第一施密特倒向器Al、第一 D触发器DFF1、第一开关管附以及依次串联在一外部电源VDD与地之间的第一电流源Il和第一电容Cl，其中，第一开关管m的漏极和源极分别连接在第一电容Cl两端，且第一开关管Cl的源极接地；第一施密特倒向器Al的输入端连接到第一电流源Il和第一电容Cl之间，其输出端与第一 D触发器 DFFl的输入端连接；第一 D触发器DFFl的时钟端和第一开关管m的栅极接收一外部时钟信号CLK。第二逻辑检测单元包括第二施密特倒向器A2、第二 D触发器DFF2、第二开关管N2 以及依次串联在外部电源VDD与地之间的第二电流源12和第二电容C2，其中，第二开关管 N2的漏极和源极分别连接在第二电容C2两端，且第二开关管C2的源极接地；第二施密特倒向器A2的输入端连接到第二电流源12和第二电容C2之间，其输出端与第二 D触发器 DFF2的输入端连接；第二D触发器DFF2的时钟端和第二开关管N2的栅极通过一倒向器INV 接收外部时钟信号CLK，即接收外部时钟信号CLK的反向时钟信号CLKN。逻辑运算单元包括均具有两个输入端的第一与非门NANDl、第二与非门NAND2和一或非门N0R，其中，第一与非门NANDl的两个输入端分别与第一、第二 D触发器DFF1、DFF2 的输出端连接；第二与非门NAND2的两个输入端分别与第一、第二施密特倒向器A1、A2的输出端连接；或非门NOR的两个输入端分别与第一、第二与非门NAND1、NAND2的输出端连接， 且该或非门NOR的输出端输出一检测电压Vo。在本实用新型中，外部时钟信号CLK和其反向时钟信号CLKN分别用于控制第一开关管m和第二开关管N2 ；第一电流源Il和第二电流源12分别用于提供第一电容Cl和第二电容C2充电的电流；第一开关管m和第二开关管N2分别用于控制第一电容Cl和第二电容C2是充电还是放电；第一施密特倒向器Al和第二施密特倒向器A2分别用于检测第一电容Cl和第二电容C2的电压是否充电到预定的时钟频率所决定的电压(预定的时钟频率分别由第一、第二电流源II、12提供的充电电流的大小、第一、第二电容Cl、C2的大小及第一、第二施密特倒向器A1、A2的翻转电平决定)，并将检测结果输送到第一 D触发器DFFl和第二 D触发器DFF2，最后经过第一、第二与非门NAND1、NAND2和或非门NOR的逻辑运算，得到最终检测结果，即检测电压Vo。本实用新型的工作原理如下当输入时钟信号CLK的频率达到或超过某一预定的频率时，在每一个时钟周期内，由于第一、第二电容Cl、C2被充电的时间比较短，最终达到的电压不足以促使第一、第二施密特倒向器Al、A2发生翻转，因此第一、第二施密特倒向器Al、A2输出的电平保持为高，并使得第一、第二D触发器DFF1、DFF2的输出也同样保持为高电平，经逻辑运算后，最终使得检测电压Vo为高电平；当输入上述时钟信号CLK时，检测电路中第一至第八节点netl 至的电压及检测电压Vo的波形图可如图2所示。当输入时钟信号CLK的频率过低时，在每一时钟周其内，第一、第二电容Cl、C2都有足够的时间被充电到足以使第一、第二施密特倒向器Al、A2发生翻转，从而使得在时钟信号CLK和反向时钟信号CLKN的上长升延处，第一、第二施密特倒向器Al、A2输出的均为低电平，如此一来，第一、第二 D触发器DFFl、DFF2输出的均为低电平，经逻辑运算后，最终使得检测电压Vo为低电平；当输入上述时钟信号CLK时，检测电路中第一至第八节点netl 至的电压及检测电压Vo的波形图可如图3所示。当没有时钟信号输入时，即时钟信号CLK为高电平或低电平，如果时钟信号CLK 一直保持为高电平，则第二逻辑检测单元工作，即第二电容C2会被充电至接近外部电源VDD 的电平，这足以使第二施密特倒向器A2发生翻转而输出低电平，并最终使得检测电压Vo为低电平；同样，如果时钟信号CLK 一直保持为低电平，则第一逻辑检测单元工作，第一施密特倒向器Al发生翻转，并最终使得检测电压Vo为低电平。综上所述，本实用新型不但可以检测电路的输入时钟信号是否存在，还可以检测电路输入的时钟信号频率是否满足预定的要求当检测电压Vo为高电平时，表示外部输入的时钟信号CLK正常，即时钟信号CLK存在或满足预定的要求；当检测电压Vo为低电平时， 表示外部输入的时钟信号CLK不存在或频率过低达不到预定的要求。本实用新型的电路结构简单，可以通过CMOS工艺实现，也可以通过BIPOLAR(双极型)工艺实现，从而可以广泛应用于任何需要时钟检测的电路中，尤其是应用于一些要求低成本、低功耗的电路或系统中。以上结合附图实施例对本实用新型进行了详细说明，本领域中普通技术人员可根据上述说明对本实用新型做出种种变化例。因而，实施例中的某些细节不应构成对本实用新型的限定，本实用新型将以所附权利要求书界定的范围作为本实用新型的保护范围。
权利要求1.一种用于侦测时钟频率的电路，其特征在于，所述电路包括第一逻辑检测单元、第二逻辑检测单元和一逻辑运算单元，所述第一逻辑检测单元包括第一施密特倒向器、第一 D触发器、依次串联在一外部电源与地之间的第一电流源和第一电容以及并联在该第一电容两端的第一开关管，其中，所述第一施密特倒向器的输入端连接到所述第一电流源和第一电容之间，其输出端与所述第一 D触发器的输入端连接，该第一 D触发器和所述第一开关管还接收一外部时钟信号；所述第二逻辑检测单元包括第二施密特倒向器、第二 D触发器、依次串联在所述外部电源与地之间的第二电流源和第二电容以及并联在该第二电容两端的第二开关管，其中， 所述第二施密特倒向器的输入端连接到所述第二电流源和第二电容之间，其输出端与所述第二 D触发器的输入端连接，该第二 D触发器和所述第二开关管还通过一倒向器接收所述外部时钟信号；所述逻辑运算单元包括均具有两个输入端的第一与非门、第二与非门和一或非门，其中，所述第一与非门的两个输入端分别与所述第一、第二 D触发器的输出端连接，所述第二与非门的两个输入端分别与所述第一、第二施密特倒向器的输出端连接，所述或非门的两个输入端分别与所述第一、第二与非门的输出端连接，且该或非门的输出端输出一检测电压。
2.根据权利要求1所述的用于侦测时钟频率的电路，其特征在于，所述第一开关管的栅极和第一 D触发器的时钟端接收所述外部时钟信号，该第一开关管的漏极和源极分别连接在所述第一电容两端，且该第一开关管的源极接地；所述第二开关管的栅极和第二 D触发器的时钟端接收所述外部时钟信号的反向时钟信号，该第二开关管的漏极和源极分别连接在所述第二电容两端，且该第二开关管的源极接地。
专利摘要本实用新型涉及一种用于侦测时钟频率的电路，它包括第一逻辑检测单元、第二逻辑检测单元和一逻辑运算单元，所述第一逻辑检测单元包括第一施密特倒向器、第一D触发器、依次串联在一外部电源与地之间的第一电流源和第一电容以及并联在该第一电容两端的第一开关管；所述第二逻辑检测单元包括第二施密特倒向器、第二D触发器、依次串联在所述外部电源与地之间的第二电流源和第二电容以及并联在该第二电容两端的第二开关管。本实用新型不但可以检测电路的输入时钟信号是否存在，还可以检测电路输入的时钟信号频率是否满足预定的要求，从而广泛应用于任何需要时钟检测的电路中，尤其是应用于一些要求低成本、低功耗的电路或系统中。
文档编号H03L7/06GK201957000SQ201020683008
公开日2011年8月31日 申请日期2010年12月27日 优先权日2010年12月27日
发明者陶园林 申请人:上海贝岭股份有限公司