一种读写器系统的制作方法
【专利摘要】本实用新型涉及通信技术，目的是公开一种读写器系统，包括电子标签和与外设串口连接的处理器，所述处理器连接有收发模块，所述电子标签与收发模块间连接有功放模块和功分隔离模块，所述功分隔离模块反馈连接收发模块。详细地，所述收发模块包括Intel?R2000收发器芯片，所述处理器为ARM7处理器。R2000主要是对发射和接收的射频信号进行处理，ARM7处理器的主要作用是对收发器芯片传输过来的数字信号进行解码，获得电子标签的信息，又可以把将要写入电子标签的信息解码后发送给收发器芯片，完成电子标签的读写操作。功放模块、功分隔离模块的引入，保证了系统的抗干扰性，又功分隔离模块反馈连接收发模块，保证系统的性能和可靠性。
【专利说明】—种读写器系统
【技术领域】
[0001]本实用新型涉及通信技术，特别是指一种读写器系统。
【背景技术】
[0002]射频识别(RFID, Radio Frequency Identification)技术是物联网概念中的核心技术之一，随着物联网概念的快速普及，射频识别也得到了广泛的推广和应用。RFID是一种非接触的自动识别技术，它是20世纪90年代兴起的，它利用的是射频信号的空间耦合传播特性。目前开发的RFID产品在中低频段，无论是技术还是标准已经很成熟，超高频(UHF1Ultra Hign Frequency)RFID已经进入高速成长期，但目前大多超高频射频识别系统的可靠性、抗干扰性和有效识别范围不够理想，上述几点一直是行业发展的束缚。
实用新型内容
[0003]本实用新型提出一种读写器系统，其适用超高频射频识别系统，性能可靠，抗干扰性好。
[0004]本实用新型的技术方案是这样实现的:一种读写器系统，包括电子标签和与外设串口连接的处理器，所述处理器连接有收发模块，所述电子标签与收发模块间连接有功放模块和功分隔离模块，所述功分隔离模块反馈连接收发模块。
[0005]详细地，所述收发模块包括IntelR2000收发器芯片，所述处理器为ARM7处理器。R2000主要是对发射和接收的射频信号进行处理，射频载波信号由内部芯片产生，R2000收发器芯片能够实现载波信号与有用信号的放大、滤波混频、调制解调、模数转换和数模转换
坐寸ο
[0006]ARM7处理器的主要作用是对收发器芯片传输过来的数字信号进行解码，获得电子标签的信息，又可以把将要写入电子标签的信息解码后发送给收发器芯片，完成电子标签的读写操作，ARM模块又可以通过串行接口与外部通信。
[0007]功放模块、功分隔离模块的引入，保证了系统的抗干扰性，又功分隔离模块反馈连接收发模块，保证系统的可靠性。
【专利附图】
【附图说明】
[0008]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0009]图1为本实用新型一种射频识别系统的系统结构图；
[0010]图2为本实用新型一种射频识别系统的功分隔离模块的详细电路结构图；
[0011]图3为本实用新型一种射频识别系统一种实施例中处理器的部分电路结构图；
[0012]图4为本实用新型一种射频识别系统一种实施例中功放模块的电路结构图。【具体实施方式】
[0013]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0014]一种读写器系统，如图1所示，包括电子标签I和与外设5串口连接的处理器6，所述处理器6连接有收发模块4，所述电子标签I与收发模块4间连接有功放模块3和功分隔离模块2，所述功分隔离模块2反馈连接收发模块4。
[0015]详细地，所述收发模块4包括IntelR2000收发器芯片，所述处理器6为ARM7处理器。R2000主要是对发射和接收的射频信号进行处理，射频载波信号由内部芯片产生，R2000收发器芯片能够实现载波信号与有用信号的放大、滤波混频、调制解调、模数转换和数模转换等。
[0016]ARM7处理器的主要作用是对收发器芯片传输过来的数字信号进行解码，获得电子标签I的信息，又可以把将要写入电子标签I的信息解码后发送给收发器芯片，完成电子标签I的读写操作，ARM模块又可以通过串行接口与外部通信。
[0017]功放模块3、功分隔离模块2的引入，保证了系统的抗干扰性，又功分隔离模块2反馈连接收发模块4，保证系统的可靠性。
[0018]详细的，如图3所示，所述ARM7处理器的管脚21依次通过第一电阻R6、第二电阻Rl接地，该管脚21还通过第三电阻R7、第四电阻R8接地，所述第一电阻R6与第二电阻Rl的连接端与ARM7处理器的管脚4连接；所述第三电阻R7与第四电阻R8的连接端与ARM7处理器的管脚3端口连接。所述ARM7处理器的管脚20、管脚19、管脚10、管脚9、管脚13和管脚16分别依次对应IntelR2000收发器芯片的管脚38、管脚39、管脚34、管脚41、管脚40和管脚37连接。
[0019]本方案采用简化方案实现ARM7处理器对R2000芯片的发射功率控制管理和收发信号处理，节约了成本提高了效率和应用灵活性。
[0020]功放模块关系到整个系统的总体功率，直接影响系统的指标性能，在此处，我们选择了线性度很好的2233功放，其电路结构图如图4所示，该功放芯片的RF_IN端口依次通过第四电感L4和第十六电容C16与Intel R2000收发器芯片管脚19和管脚20连接的变压器连接，所述第四电感L4与第十六电容C16连接的一端通过第二十二电容C22接地；该功放芯片的四个RFOUT端口连接到一起并通过第十五电容C15和第三电感L3与功分隔离模块的输入端连接，所述RFOUT端口通过第二电感L2接接+5V电压，该RFOUT端口且通过并联的第十七电容C17、十八电容C18接地。
[0021]功分隔离模块的电路详图如图2所示，所述功分隔离模块包括低通滤波器BI，所述低通滤波器BI的输出端连接有第一电阻Rl,所述第一电阻Rl的一端连接有第一电容Cl，所述第一电阻Rl的另一端连接有第二电容C2 ;所述第一电容Cl与第一电阻Rl连接的一端依次串联有第一电感L1、第二电感L2，所述第一电容Cl的另一端接地，所述第二电感L2连接有第三电容C3，所述第三电容C3的另一端接地；所述第二电容C2与第一电阻Rl连接的一端依次串联有第三电感L3、第四电感L4，所述第二电容C2的另一端接地，所述第四电感L4的另一端通过连接第三电容C3接地；所述第三电容C3与第二电感L2连接的一端设置为第一输出端ANT ;所述第二电容C2与第一电阻Rl连接的一端设置为第二输出端ANTrx ;该低通滤波器BI的输入端与所述功放芯片的RFOUT端口连接，所述第一输出端ANT与电子标签连接，第二输出端ANTrx反馈连接至Intel R2000收发器芯片管脚4和管脚5连接的变压器。
[0022]输入信号经滤波模块BI滤波，滤除谐波信号。电容Cl?C3经Rl和LI?L4构成移相谐振，在920-925频段，在ANT端之间为低插损通道，在ANTrx端为高插损通道，形成收发高隔离度，ANT端和ANTrx为低插损通道，从而实现功分目的。本技术方案结构简单，元器件成本低廉，能很好在电路板上实现布置。
[0023]所述滤波模块BI为一阻抗为50欧姆的低通滤波器，该低通滤波器可选择型号为DEA16LPF的滤波器，其端子I接信号输入端Tx，端子4滤波输出，端子2、3接地。如按图1中个元件的值进行设置，损耗3.5dB隔离度即可达到20dB隔离度。
[0024]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
【权利要求】
1.一种读写器系统，包括电子标签(I)和与外设(5)串口连接的处理器(6)，所述处理器(6)连接有收发模块(4)，其特征在于:所述电子标签(I)与收发模块(4)间连接有功放模块(3)和功分隔离模块(2)，所述功分隔离模块(2)反馈连接收发模块(4)。
2.根据权利要求1所述的一种读写器系统，其特征在于:所述收发模块(4)包括IntelR2000收发器芯片，所述处理器(6)为ARM7处理器。
3.根据权利要求2所述的一种读写器系统，其特征在于:所述ARM7处理器的管脚21依次通过第一电阻(R6)、第二电阻(Rl)接地，该管脚21还通过第三电阻(R7)、第四电阻(R8)接地，所述第一电阻(R6)与第二电阻(Rl)的连接端与ARM7处理器的管脚4连接；所述第三电阻(R7)与第四电阻(R8)的连接端与ARM7处理器的管脚3端口连接。
4.根据权利要求3所述的一种读写器系统，其特征在于:所述功放模块(3)包括型号为2233的功放芯片，该功放芯片的RF_IN端口依次通过第四电感(L4)和第十六电容(C16)与Intel R2000收发器芯片管脚19和管脚20连接的变压器连接，所述第四电感(L4)与第十六电容(C16)连接的一端通过第二十二电容(C22)接地；该功放芯片的四个RFOUT端口连接到一起并通过第十五电容(C15)和第三电感(L3)与功分隔离模块的输入端连接，所述RFOUT端口通过第二电感(L2)接+5V电压，该RFOUT端口且通过并联的第十七电容(C17)、十八电容(C18)接地。
5.根据权利要求4所述的一种读写器系统，其特征在于:所述功分隔离模块(2)包括低通滤波器(BI)，所述低通滤波器(BI)的输出端连接有第一电阻(R1)，所述第一电阻(Rl)的一端连接有第一电容(Cl),所述第一电阻(Rl)的另一端连接有第二电容(C2);所述第一电容(Cl)与第一电阻(Rl)连接的一端依次串联有第一电感(LI)、第二电感(L2),所述第一电容(Cl)的另一端接地，所述第二电感(L2 )连接有第三电容(C3 )，所述第三电容(C3 )的另一端接地；所述第二电容(C2)与第一电阻(Rl)连接的一端依次串联有第三电感(L3)、第四电感(L4)，所述第二电容(C2)的另一端接地，所述第四电感(L4)的另一端通过连接第三电容(C3)接地；所述第三电容(C3)与第二电感(L2)连接的一端设置为第一输出端(ANT);所述第二电容(C2)与第一电阻(Rl)连接的一端设置为第二输出端(ANTrx);该低通滤波器(BI)的输入端与所述功放芯片的RFOUT端口连接，所述第一输出端(ANT)与电子标签连接，第二输出端(ANTrx)反馈连接至Intel R2000收发器芯片管脚4和管脚5连接的变压器。
【文档编号】G06K17/00GK203465740SQ201320493279
【公开日】2014年3月5日 申请日期:2013年8月13日 优先权日:2013年8月13日
【发明者】余晋川, 刘颖, 张茂成 申请人:重庆中科智联电子有限公司