一种基于fpga实现8通道收发串口的高速板卡的制作方法
【专利摘要】本实用新型涉及一种基于FPGA实现8通道收发串口的高速板卡。本设计包括PCIE连接器和FPGA芯片，FPGA芯片包括PCIEIP核电路、CDMA单元、传输控制单元和外围接口单元控制模块，PCIE连接器通过用于接收信号的8对差分串口、用于发送信号的8对差分串口、用于参考差分时钟信号的PCI-E接口以及电源分别与PCIEIP核电路双向连接，PCIEIP核电路与CDMA单元双向连接，CDMA单元与传输控制单元双向连接，传输控制单元与外围接口双向连接。上位机由基于FPGA的PCI-EX8高速板卡连接，既可以完成上位机对外围设备的信号指令高速传输，也可以通过外围设备迅速地反馈给主控上位机。
【专利说明】—种基于FPGA实现8通道收发串口的高速板卡
【技术领域】
[0001]本实用新型涉及通信、测控设备，特别涉及一种基于FPGA实现8通道收发串口的高速板卡。
【背景技术】
[0002]目前，随着通信技术的发展，通信、测控设备电路的各电路板之间、器件之间的通信越来越多，因而对板级通信速度要求也越来越高。PCI express高速串行总线技术是应用于计算机和通信领域外围设备互联的第三代技术。在计算机领域，第一代总线技术包括ISA、EISA和VESA，第二代总线技术包括PC1、AGP和PC1-X。当前通信、测控设备电路的通信的存储速度、存储容量、信息的安全性、可恢复性等方面的需求对传统的数据记录系统有了更高的要求。
【发明内容】
[0003]鉴于通信、测控设备电路的各电路板之间通信对高速板卡提出的需求，本实用新型提供一种基于FPGA实现8通道收发串口的高速板卡。本设计由FPGA直接连接8通道收发串口的高速板卡，满足PCI Expressl.1协议标准要求，单向最大数率2.5Gbps，X8理论可支持最大传输带宽200MB/sX8，即1.6GB/s。
[0004]PCI Express总线时米用的是低电压差分信号(LVDS)技术,它是一种低电压、小摆幅的差分信号技术，可以实现点对点或一点对多点的连接。由于它采用了差分方式传送数据，所以有着比单端传输方式更强的共模噪声抑制能力，同时还具有低功耗、低误码率、低串扰和低辐射等特点。基于FPGA的PC1-E高速板卡，具有良好的硬件平台适应性；FPGA芯片设计应采用标准硬件描述语言设计，驱动程序应采用标准C语言设计的可移植性，适于网路、服务器和终端高速传输等应用。
[0005]本实用新型是通过这样的技术方案实现的:一种基于FPGA实现8通道收发串口的高速板卡，其特征在于:包括PCIE连接器和FPGA芯片，FPGA芯片包括PCIE IP核电路、CDMA单元、传输控制单元和外围接口单元控制模块，其中=PCIE连接器与上位机双向连接，PCIE连接器通过用于接收信号的8对差分串口、用于发送信号的8对差分串口、用于参考差分时钟信号的PC1-E接口以及电源分别与FPGA芯片内部的PCIE IP核电路双向连接，PCIE IP核电路与CDMA单元双向连接，CDMA单元与传输控制单元双向连接，传输控制单元与外围接口双向连接。
[0006]本实用新型的优点及有益效果是，通信系统中的网路、服务器和终端等所有的上位机由基于FPGA的PC1-E X8高速板卡连接，既可以完成上位机对外围设备的信号指令高速传输，也可以通过外围设备迅速的反馈给主控上位机。在以PCI Expressl.1总线通信的系统中，通过在主设备中采用本实用新型，可以极大地提高上位机和外围设备的通信速度。
【专利附图】
【附图说明】[0007]图1.是本实用新型总体连接原理示意图；
[0008]图2是本实用新型的PC1-E接口原理图。
【具体实施方式】
[0009]为了更清楚的理解发明，结合附图和实施例详细描述:
[0010]参照图1和图2，基于FPGA实现8通道收发串口的高速板卡用于通信系统的上位机和板卡之间的通信，将上位机通过高速并口连接一个FPGA，经驱动FPGA内部的PC1-E IP核电路，经CDMA单元、传输控制单元和外围接口单元控制模块通过扩展口与外围总线实现通信，完成PC1-E X8高速板卡的通信功能。
[0011]上位机和FPGA之间采用PC1-E总线进行通信，具有8通道的串口通信能力；根据PCI Expressl.1协议标准要求，本实用新型上位机和FPGA之间的串口通信采用如下定义:
[0012]RX_P0-P7/N0-N7:8对差分串口接收信号；
[0013]TX_P0-P7/N0-N7:8对差分串口发送信号；
[0014]REFCLK_P/N =PC1-E接口参考差分时钟信号；
[0015]PERST#:电源准备好信号。
[0016]FPGA扩展的PC1-E端口在FPGA端口配置时需要将相应的管脚的电平选择为1.2VPCML电平模式。
[0017]在FPGA中设置两大类寄存器来实现上位机和FPGA之间交互。
[0018]PC1-E连接器的主要功能是实现PC1-E接口模块中FPGA的高速串行差分接口与通用工控平台/通用服务器之间的物理连接，连接链路需要满足相关电气标准的需求。
[0019]PC1-E IP核的主要功能是实现PC1-E协议栈，维护PC1-E链路上的高速数据传输。技术方案中的FPGA采用ALTERA公司Stratix II GX系列芯片中的EP2SGX30DF780I4N芯片，通过消耗FPGA自身资源的方式以软核实现了包括物理层、数据链路层和传输层的PC1-E 协议栈,传输带宽为 PC1-EX8,符合《PCI Express Base Specification 1.0a or
1.1.》的规定，其传输层接口采用Avalon-ST串行接口。
[0020]CDMA是Chaining DMA (链式DMA)的缩写，该单元的主要功能是通过PC1-E链路实现板卡内部存储空间和上位PC机存储空间之间的不定长数据交换。交换数据的传输方向，传输地址和传输长度由上位PC机或者板卡制定，但交换的过程是由PC机发起，由板卡中的CDMA单元执行。
[0021]传输控制单元的主要功能是完成PICE接口模块内存与外围接口单元之间的数据传输控制。当数据以外围接口单元为目标时，根据数据发送控制寄存器中的内容驱动内存读取，并组成发送数据报文；当数据以PCIE接口模块内存为目标时，根据解析数据报文的内容，填写数据接收控制寄存器，并驱动内存写入。
[0022]外围接口单元控制模块的主要功能根据读写命令，以数据报文为单位接收或发送数据报文。外围接口单元控制模块用于实现FPGA和外围总线的通信。
[0023]根据上述说明，结合本领域技术可实现本实用新型的方案。
【权利要求】
1.一种基于FPGA实现8通道收发串口的高速板卡，其特征在于:包括PCIE连接器和FPGA芯片，FPGA芯片包括PCIE IP核电路、CDMA单元、传输控制单元和外围接口单元控制模块，其中=PCIE连接器与上位机双向连接，PCIE连接器通过用于接收信号的8对差分串口、用于发送信号的8对差分串口、用于参考差分时钟信号的PC1-E接口以及电源分别与FPGA芯片内部的PCIE IP核电路双向连接，PCIE IP核电路与CDMA单元双向连接，CDMA单元与传输控制单元双向连接，传输控制单元与外围接口双向连接。
【文档编号】G06F13/20GK203673473SQ201320809668
【公开日】2014年6月25日 申请日期:2013年12月7日 优先权日:2013年12月7日
【发明者】张鹏泉, 李羚梅, 曹晓冬, 马彪, 李柬, 范玉进, 褚孝鹏, 夏爽, 张波 申请人:天津光电通信技术有限公司