一种swp协议中clf芯片接口电路的制作方法
【专利摘要】本发明公开了一种SWP协议中CLF芯片接口电路，包括输入整形模块，输出负载调制模块，电流采样模块和输出整形模块；所述输入整形模块的输入端用于连接CLF芯片输出的电压调制信号，所述输出负载调制模块的输入端与所述输入整形模块的输出端连接，所述输出负载调制模块的输出端用于与UICC芯片的C6引脚连接；所述电流采样模块的输入端与UICC芯片的C6引脚相连；所述输出整形模块的输入端连接至所述电流采样模块的输出端，所述输出整形模块的输出端用于输出电流调制信号给CLF芯片。本发明能够通过电流采样技术实现SWP协议中CLF芯片接口电路的功能，正确的发送给SWP协议中UICC芯片电压信号S1，同时也能正确接收UICC芯片电流信号S2，从而实现全双工通信。
【专利说明】-种SWP协议中CLF芯片接口电路
【技术领域】
[0001] 本发明属于CLF芯片领域，更具体地，涉及一种NFC系统中实现基于SWP协议的 CLF芯片与NFC SM卡芯片之间通信的接口电路。
【背景技术】
[0002] NFC (Near Field Communication)是一种用于电子设备间近距离无线通信的新兴 技术，需要将CLF芯片与SM卡芯片进行连接。SM卡的8个引脚中，有5个是日常与手机 通信的常规引脚，剩下的三个引脚中，C4与C8被国际标准组织扩展为新一代SIM卡的高速 接口。因而C6引脚被用来连接CLF芯片与SIM卡芯片，通过SWP(Single Wire Protocol) 协议来实现它们之间连接。
[0003] SWP协议是Gemalto公司提出的基于SM卡C6引脚的专利，CLF与HCC芯片的之 间通过三根线连接：Vcc(Cl端口）、SWI0(C6端口）、Gnd(C5端口），其中SWI0信号线采用 电压和电流的传输来实现CLF模块和SM卡芯片的全双工通信，如图1所示。
[0004] 如图2所示为SWP协议中定义信号传输的示意图，其中定义了 S1和S2两个方向 的信号，SWP单线协议的原理是基于全双工通信传输，S1定义为电压调制信号，S2为电流调 制信号。
[0005] 当CLF的S1信号为L时，S2信号是无效的；只有当CLF的S1信号为Η时，S2信 号才有效，这时SIM卡通过高电流（Η)或者低电流（L)状态代表传输的S2信号的高低电平 如图3所示。
[0006] SWP协议中CLF芯片接口电路已采用的技术有差分电路放大技术和基准比较技 术，但由于差分电路放大技术需要设计复杂的放大器，基准比较技术需要设计基准电路和 比较电路，增加了电路设计复杂度和功耗。
【发明内容】
[0007] 针对现有技术的缺陷，本发明的目的在于基于电流采样技术实现SWP协议中CLF 芯片接口电路，降低了电路复杂度，同时也减少了面积和功耗。
[0008] 本发明提供了一种SWP协议中CLF芯片接口电路，包括输入整形模块，输出负载调 制模块，电流采样模块和输出整形模块；所述输入整形模块的输入端用于连接CLF芯片输 出的电压调制信号，所述输出负载调制模块的输入端与所述输入整形模块的输出端连接， 所述输出负载调制模块的输出端用于与UICC芯片的C6引脚连接；所述电流采样模块的输 入端与芯片的C6引脚相连；所述输出整形模块的输入端连接至所述电流采样模块的 输出端，所述输出整形模块的输出端用于输出电流调制信号给CLF芯片。
[0009] 其中，所述负载调制模块包括反相器13、PM0S管MP1和NM0S管丽1 ;所述MP1的 源极连接电源VCC，所述MP1的栅极与所述MN1的栅极连接后与所述反相器13的输出端连 接；所述MN1的源极接地，所述MN1的漏极与所述MP1的漏极连接后作为所述负载调制模块 的输出端；所述反相器13的输入端作为所述负载调制模块的输入端。
[0010] 其中，电流采样模块包括开关管、比例管、放大器和采样输出电路；所述开关管的 第一端连接ncc芯片的C6引脚，所述开关管的第二端连接Y点，所述开关管的控制端连接
【权利要求】
1. 一种SWP协议中CLF芯片接口电路，其特征在于，包括输入整形模块（1)，输出负载 调制模块（2)，电流采样模块（3)和输出整形模块（4): 所述输入整形模块（1)的输入端用于连接CLF芯片输出的电压调制信号，所述输出负 载调制模块（2)的输入端与所述输入整形模块（1)的输出端连接，所述输出负载调制模块 (2)的输出端用于与芯片的C6引脚连接； 所述电流采样模块（3)的输入端与芯片的C6引脚相连；所述输出整形模块（4) 的输入端连接至所述电流采样模块（3)的输出端，所述输出整形模块（4)的输出端用于输 出电流调制信号给CLF芯片。
2. 如权利要求1所述的接口电路，其特征在于，所述负载调制模块⑵包括反相器13、 PMOS 管 MP1 和 NMOS 管 MN1 ; 所述MP1的源极连接电源VCC，所述MP1的栅极与所述丽1的栅极连接后与所述反相 器13的输出端连接；所述MN1的源极接地，所述MN1的漏极与所述MP1的漏极连接后作为 所述负载调制模块（2)的输出端；所述反相器13的输入端作为所述负载调制模块（2)的输 入端。
3. 如权利要求1所述的接口电路，其特征在于，所述电流采样模块（3)包括开关管 (31)、比例管（32)、放大器（33)和采样输出电路（34); 所述开关管（31)的第一端连接芯片的C6引脚，所述开关管（31)的第二端连接 Y点，所述开关管（31)的控制端连接&点；所述比例管（32)连接所述放大器（33)的X点 和Y点；所述采样输出电路（34)连接所述放大器（33)的X点和Y点； 其中X点为放大器（33)的第一输入端、Y点为放大器（33)的第二输入端、
点为负 载调制模块（2)中反相器13的输出端。
4. 如权利要求3所述的接口电路，其特征在于，所述开关管（31)为PMOS管MP2,所述 MP2的源极作为所述开关管（31)的第一端，所述MP2的漏极作为所述开关管（31)的第二 端，所述MP2的栅极作为所述开关管（31)的控制端。
5. 如权利要求3或4所述的接口电路，其特征在于，所述比例管（32)包括PMOS管MP3 和PMOS管MP4 ;所述MP3的源极与所述MP4的源极均连接电源VCC，所述MP3的栅极连接至 Q点，所述MP3的漏极连接Y点，所述MP4的栅极接地，所述MP4的漏极连接X点；其中Q点 为所述输入整形模块（1)的输出端。
6. 如权利要求5所述的接口电路，其特征在于，所述MP1、MP3和MP4的宽长比设为Μ : 1:1;
其中（W/Lh、（W/L)3、（W/L) 4 分别为 ΜΡ1、ΜΡ3、ΜΡ4 宽长比， Μ取值为大于1的整数。
7. 如权利要求4所述的接口电路，其特征在于，所述放大器（33)包括PMOS管MP5、PM0S 管 MP6、NMOS 管 MN2 和 NMOS 管 MN3 ; 所述MP5的源极连接至Y点，所述MP5的漏极与所述丽2的漏极连接，所述丽2的源极 接地； 所述MP6的源极连接至X点，所述MP6的漏极连接至所述MN3的漏极，所述MP6的漏极 还与其栅极连接；所述丽3的源极接地；所述MP6的栅极与所述MP5的栅极连接，所述丽2 的栅极与所述MN3的栅极连接。
8.如权利要求7所述的接口电路，其特征在于，所述采样输出电路（34)包括PMOS管 MP7、PMOS 管 MP8 和电阻 R ; 所述MP7的源极连接至X点，所述MP7的栅极连接至所述MP5与所述MN2的连接端；所 述MP7的漏极通过所述电阻R接地；所述MP8的栅极连接至所述MP6的漏极，所述MP8的源 极连接至Y点，所述MP8的漏极连接至MP7的漏极后作为采样输出电路（34)的输出端。
【文档编号】G06K19/077GK104091192SQ201410266766
【公开日】2014年10月8日 申请日期:2014年6月16日 优先权日:2014年6月16日
【发明者】余国义, 邓业磊, 邹雪城, 郑朝霞, 彭康康, 廖炜 申请人:华中科技大学