用于描述单栅非易失存储单元的理论模型及其建立方法
【专利摘要】本发明公开了一种用于描述单栅非易失存储单元的理论模型,该理论模型如下：其中，Qg_C,0表示控制管的栅极初始电荷，Qg_T,0表示隧穿管的栅极初始电荷，Vgc表示浮栅与控制端子之间的电势差，Vgt表示浮栅与隧穿端子之间的电势差。根据本发明所提出的理论模型，设计者可以精确的得出存储单元的浮栅电势与浮栅电荷以及外部端口电压之间的关系，从而能够正确的评估、优化所设计的单栅非易失存储单元。
【专利说明】用于描述单栅非易失存储单元的理论模型及其建立方法
【技术领域】
[0001] 本发明属于微电子【技术领域】，涉及半导体集成电路的存储技术，具体是指与标准 CMOS工艺兼容的单栅非易失存储单元。
【背景技术】
[0002] 近年来，各种不同结构的单栅非易失存储单元被提出。这种类型的存储单元能 够与标准CMOS工艺兼容，被应用在很多低成本、小容量的场合，如射频识别标签芯片以及 微控制器。目前有多种机制可以对单栅非易失存储单元进行擦写，如沟道热载流子注入、 F〇Wler-N〇rdheim(FN)隧穿等。FN隧穿具有低功耗、高效率的特点，因此被广泛应用。典 型的单栅非易失存储单元如图1所示，包括控制管101以及隧穿管102,控制管101的源极 105、漏极106以及阱103连接在一起构成控制端子，隧穿管102的源极107、漏极108以及 阱104连接在一起构成隧穿端子，控制管101的栅极与隧穿管102的栅极连接在一起构成 浮栅109。
[0003] 对存储单元进行评估及优化需要一个精确的模型来支持，而目前通用的BSIM3V3 模型并不支持FN隧穿或热载流子注入等物理机制，并且也不支持对浮栅器件的仿真，因此 无法直接使用电路仿真的方法对存储单元进行仿真。目前只有通过TCAD半导体器件仿真 软件进行仿真，但这种方法需要得到半导体制造工厂的具体工艺参数才能准确预测存储单 元的特性，而这些参数一般很难得到，即使得到了也还是要根据实际测试结果进行校准才 行。因此，为了更好的对存储单元的擦写特性进行评估，需要建立相应的理论模型。
[0004] 目前国内外的研究者仍然使用传统的双栅非易失存储单元的模型来对单栅非易 失存储单元进行研究，这种传统的模型如图2所示，其中Cgg_C为控制管的栅极电容，Cgg_T 为隧穿管的栅极电容，C为控制端子，T为隧穿端子，FG为浮栅。该模型得到的浮栅电势VFe 可表不为：
[0005]
【权利要求】
1. 一种用于描述单栅非易失存储单元的理论模型，其特征在于，该理论模型如下：
其中，Qg_。,。表示控制管的栅极初始电荷，Qg_T，。表示隧穿管的栅极初始电荷，v g。表示浮 栅与控制端子之间的电势差，vgt表示浮栅与隧穿端子之间的电势差。
2. -种用于描述单栅非易失存储单元的理论模型的建立方法，其特征在于， 对于单个MOS晶体管，可以得到栅极电荷Qg与栅极电压Vg的关系式如下：
⑴ 其中cgg表示MOS晶体管的栅极电容，Cgg随着Vg的变化而变化；同时考虑到MOS晶体 管平带电压带来的影响，当栅极电压Vg等于0电压时，栅极初始电荷Qgi(l并不为0 ;因此，对 式（1)两边从0到Vg积分，得到：
(2) 在单栅非易失存储单元模型中，单栅非易失存储单元模型中，控制管可等效为一个栅 极电容Cgg。与栅极初始电荷Qg μ的串联，隧穿管可等效为一个栅极电容Cgg T与栅极初始电 荷Qg_Ti(l的串联，Cgg。与C gg T随两端电压变化，控制管和隧穿管的栅极互连形成浮栅FG ;将 式（2)应用到控制管和隧穿管可得到：
(3)
(4) 其中，Qg。为控制管栅极电荷，Qg τ为隧穿管栅极电荷，Cgg。为控制管栅极电容，Cgg τ为 隧穿管栅极电容，Vg。表示浮栅与控制端子之间的电势差，Vgt表示浮栅与隧穿端子之间的电 势差；结合式（3)和式（4)，可得到：
(5) 最终得到浮栅电势Vfg与浮栅电荷Qfg、控制端子电压V。以及隧穿端子电压Vt的关系式 如下：
(6) 式（6)即为单栅非易失存储单元的理论模型，该模型可以精确的得出存储单元的浮栅 电势与浮栅电荷以及外部端口电压之间的关系，从而能够正确的评估、优化所设计的单栅 非易失存储单元。
【文档编号】G06F17/50GK104123415SQ201410346967
【公开日】2014年10月29日 申请日期:2014年7月21日 优先权日:2014年7月21日
【发明者】李聪, 李建成, 尚靖, 李文晓, 王震, 吴建飞, 郑黎明, 曾祥华, 李松亭, 李 浩 申请人:中国人民解放军国防科学技术大学, 湖南晟芯源微电子科技有限公司